IGNOU MPH-005 Solved Question Paper PDF Download

The IGNOU MPH-005 Solved Question Paper PDF Download page is designed to help students access high-quality exam resources in one place. Here, you can find ignou solved question paper IGNOU Previous Year Question paper solved PDF that covers all important questions with detailed answers. This page provides IGNOU all Previous year Question Papers in one PDF format, making it easier for students to prepare effectively.

IGNOU MPH-005 Solved Question Paper in Hindi
IGNOU MPH-005 Solved Question Paper in English
IGNOU Previous Year Solved Question Papers (All Courses)

Whether you are looking for IGNOU Previous Year Question paper solved in English or ignou previous year question paper solved in hindi, this page offers both options to suit your learning needs. These solved papers help you understand exam patterns, improve answer writing skills, and boost confidence for upcoming exams.

IGNOU MPH-005 Solved Question Paper PDF

IGNOU Previous Year Solved Question Papers

This section provides IGNOU MPH-005 Solved Question Paper PDF in both Hindi and English. These ignou solved question paper IGNOU Previous Year Question paper solved PDF include detailed answers to help you understand exam patterns and improve your preparation. You can also access IGNOU all Previous year Question Papers in one PDF for quick and effective revision before exams.

IGNOU MPH-005 Previous Year Solved Question Paper in Hindi

Q1. (a) अर्धचालकों में ई-होल जोड़ी उत्पादन की चार महत्वपूर्ण प्रक्रियाओं की व्याख्या करें। 5 (b) डायोड विशेषताओं पर तापमान के क्या प्रभाव पड़ते हैं? 5

Ans. (a) अर्धचालकों में इलेक्ट्रॉन-होल (e-होल) जोड़ी उत्पादन की चार मुख्य प्रक्रियाएं निम्नलिखित हैं:

तापीय उत्पादन (Thermal Generation): यह प्रक्रिया तब होती ہے جب अर्धचालक जाली के कंपन (फोनॉन) से ऊष्मीय ऊर्जा एक इलेक्ट्रॉन को मिलती है। यदि यह ऊर्जा अर्धचालक के ऊर्जा अंतराल (energy gap) से अधिक या उसके बराबर होती है, तो संयोजी बंध (valence band) में मौजूद इलेक्ट्रॉन इस ऊर्जा को अवशोषित कर चालन बंध (conduction band) में चला जाता है। इसके परिणामस्वरूप, चालन बंध में एक मुक्त इलेक्ट्रॉन और संयोजी बंध में एक होल (एक खाली स्थान) उत्पन्न होता है। यह प्रक्रिया तापमान पर बहुत अधिक निर्भर करती है; तापमान बढ़ने पर उत्पादन दर तेजी से बढ़ती है।
प्रकाशीय उत्पादन (Optical Generation): जब अर्धचालक पर उपयुक्त ऊर्जा का प्रकाश (फोटॉन) पड़ता है, तो इलेक्ट्रॉन फोटॉन की ऊर्जा को अवशोषित कर सकते हैं। यदि फोटॉन की ऊर्जा (E = hν) अर्धचालक के ऊर्जा अंतराल (Eg) से अधिक होती है, तो संयोजी बंध का एक इलेक्ट्रॉन ऊर्जा प्राप्त करके चालन बंध में कूद जाता है। इससे एक इलेक्ट्रॉन-होल जोड़ी का निर्माण होता है। इस प्रक्रिया का उपयोग फोटोडायोड, सौर सेल और अन्य प्रकाश-संवेदी उपकरणों में किया जाता है।
संघट्ट आयनीकरण (Impact Ionization): जब अर्धचालक पर एक बहुत मजबूत विद्युत क्षेत्र लगाया जाता है, तो चालन बंध में मौजूद इलेक्ट्रॉन अत्यधिक त्वरित हो जाते हैं और उच्च गतिज ऊर्जा प्राप्त कर लेते हैं। जब ये ऊर्जावान इलेक्ट्रॉन जाली में एक स्थिर परमाणु से टकराते हैं, तो वे अपनी ऊर्जा को संयोजी बंध के एक इलेक्ट्रॉन में स्थानांतरित कर सकते हैं। यह ऊर्जा उस इलेक्ट्रॉन को चालन बंध में भेजने के लिए पर्याप्त हो सकती है, जिससे एक नई इलेक्ट्रॉन-होल जोड़ी बनती है। इस प्रक्रिया को एवलांच प्रगुणन (avalanche multiplication) भी कहा जाता है और यह एवलांच ब्रेकडाउन का आधार है।
टनलिंग (Tunneling): यह एक क्वांटम यांत्रिक घटना है जो बहुत पतले और भारी डोप किए गए p-n जंक्शनों में एक मजबूत रिवर्स बायस विद्युत क्षेत्र के तहत होती है। मजबूत क्षेत्र के कारण, संयोजी और चालन बंध एक दूसरे के बहुत करीब आ जाते हैं। इसके परिणामस्वरूप, संयोजी बंध के इलेक्ट्रॉन सीधे चालन बंध में “सुरंग” बना सकते हैं, भले ही उनके पास ऊर्जा अंतराल को पार करने के लिए पर्याप्त ऊर्जा न हो। इससे इलेक्ट्रॉन-होल जोड़ी का उत्पादन होता है। यह प्रक्रिया जेनर ब्रेकडाउन के लिए जिम्मेदार है।

(b) डायोड की विशेषताओं पर तापमान के महत्वपूर्ण प्रभाव पड़ते हैं, जो इसके फॉरवर्ड और रिवर्स बायस दोनों संचालन को प्रभावित करते हैं:

रिवर्स संतृप्ति धारा (Reverse Saturation Current, I₀) पर प्रभाव: रिवर्स संतृप्ति धारा मुख्य रूप से अल्पसंख्यक आवेश वाहकों (minority charge carriers) के प्रवाह के कारण होती है, जो तापीय रूप से उत्पन्न होते हैं। तापमान में वृद्धि के साथ, अधिक इलेक्ट्रॉन-होल जोड़े उत्पन्न होते हैं, जिससे अल्पसंख्यक वाहकों की सांद्रता बढ़ जाती है। परिणामस्वरूप, I₀ तेजी से बढ़ता है। एक सामान्य नियम के अनुसार, सिलिकॉन और जर्मेनियम दोनों के लिए प्रत्येक 10°C तापमान वृद्धि पर I₀ लगभग दोगुना हो जाता है।
फॉरवर्ड बायस वोल्टेज (Forward Bias Voltage, V_F) पर प्रभाव: एक निश्चित फॉरवर्ड धारा के लिए, डायोड के पार वोल्टेज ड्रॉप (कट-इन वोल्टेज) तापमान में वृद्धि के साथ घटता है। इसका कारण यह है कि तापमान बढ़ने पर वाहकों की गतिज ऊर्जा बढ़ जाती है, जिससे उन्हें पोटेंशियल बैरियर को पार करने के लिए कम बाहरी वोल्टेज की आवश्यकता होती है। सिलिकॉन और जर्मेनियम डायोड दोनों के लिए, फॉरवर्ड वोल्टेज लगभग 2.5 mV/°C की दर से घटता है।
रिवर्स ब्रेकडाउन वोल्टेज (Reverse Breakdown Voltage) पर प्रभाव:
- एवलांच ब्रेकडाउन: इस प्रकार के ब्रेकडाउन में, ब्रेकडाउन वोल्टेज का तापमान गुणांक धनात्मक होता है। तापमान बढ़ने पर, जाली कंपन (lattice vibrations) बढ़ जाते हैं, जिससे आवेश वाहकों के संघट्ट की आवृत्ति बढ़ जाती है। इसके परिणामस्वरूप, वाहकों को आयनीकरण के लिए आवश्यक ऊर्जा प्राप्त करने के लिए एक लंबी दूरी तय करनी पड़ती है, जिसके लिए एक उच्च विद्युत क्षेत्र (और इस प्रकार उच्च ब्रेकडाउन वोल्टेज) की आवश्यकता होती है।
- जेनर ब्रेकडाउन: इस ब्रेकडाउन में, ब्रेकडाउन वोल्टेज का तापमान गुणांक ऋणात्मक होता है। तापमान बढ़ने पर, ऊर्जा अंतराल (Eg) थोड़ा कम हो जाता है, जिससे संयोजी बंध से चालन बंध में टनलिंग आसान हो जाती है। इसलिए, ब्रेकडाउन कम रिवर्स वोल्टेज पर होता है।
इन प्रभावों के कारण, तापमान परिवर्तन डायोड का उपयोग करने वाले सर्किट के प्रदर्शन को महत्वपूर्ण रूप से प्रभावित कर सकता है, और डिजाइन में इन परिवर्तनों के लिए क्षतिपूर्ति करना आवश्यक होता है।

Q2. (a) गन डायोड क्या है? E-k आरेख की सहायता से इसके ऋणात्मक प्रतिरोध की उत्पत्ति की व्याख्या करें। 2+3 (b) लेजर डायोड में जनसंख्या व्युत्क्रमण (population inversion) प्राप्त करने के लिए उपयोग की जाने वाली पंपिंग की विधियाँ क्या हैं? लेजर डायोड और प्रकाश उत्सर्जक डायोड (LED) के बीच अंतर बताएं। 5+5

Ans. (a) गन डायोड (Gunn Diode): गन डायोड, जिसे ट्रांसफर्ड इलेक्ट्रॉन डिवाइस (TED) भी कहा जाता है, एक विशेष प्रकार का अर्धचालक उपकरण है जिसमें कोई p-n जंक्शन नहीं होता है। यह बल्क ऋणात्मक विभेदक प्रतिरोध (negative differential resistance) का गुण प्रदर्शित करता है, जिसका अर्थ है कि एक निश्चित वोल्टेज सीमा के भीतर, वोल्टेज बढ़ाने पर धारा घटती है। इस गुण के कारण इसका उपयोग माइक्रोवेव आवृत्तियों पर ऑसिलेटर और एम्पलीफायर बनाने के लिए किया जाता है। यह आमतौर पर n-प्रकार के गैलियम आर्सेनाइड (GaAs) या इंडियम फॉस्फाइड (InP) जैसे यौगिक अर्धचालकों से बनाया जाता है।

ऋणात्मक प्रतिरोध की उत्पत्ति (E-k आरेख की सहायता से): गन डायोड में ऋणात्मक प्रतिरोध की घटना को रिडले-वॉटकिंस-हिल्सम (RWH) तंत्र द्वारा समझाया गया है। यह GaAs जैसे कुछ अर्धचालकों के अद्वितीय बैंड संरचना पर आधारित है।

E-k (ऊर्जा-संवेग) आरेख में, GaAs के चालन बंध में दो मुख्य घाटियाँ (valleys) होती हैं:

निचली घाटी (Lower Valley): यह k=0 पर स्थित होती है। इस घाटी में इलेक्ट्रॉनों का प्रभावी द्रव्यमान (effective mass) कम (m* _L ) और गतिशीलता (mobility) बहुत अधिक (µ _L ) होती है।
ऊपरी घाटी (Upper Valley): यह निचली घाटी से ऊर्जा में थोड़ी अधिक (ΔE ≈ 0.36 eV) होती है। इस घाटी में इलेक्ट्रॉनों का प्रभावी द्रव्यमान बहुत अधिक (m* _U ) और गतिशीलता बहुत कम (µ _U ) होती है।

कार्यप्रणाली इस प्रकार है:

कम विद्युत क्षेत्र (Low Electric Field): जब एक कम विद्युत क्षेत्र लगाया जाता है, तो लगभग सभी चालन इलेक्ट्रॉन निचली, उच्च-गतिशीलता वाली घाटी में रहते हैं। इस क्षेत्र में, जैसे-जैसे वोल्टेज (E) बढ़ता है, इलेक्ट्रॉनों का वेग (v = µ _L E) बढ़ता है, और डायोड एक सामान्य प्रतिरोधक की तरह व्यवहार करता है (ओह्म का नियम)।
मध्यम विद्युत क्षेत्र (थ्रेसहोल्ड क्षेत्र): जैसे-जैसे विद्युत क्षेत्र एक महत्वपूर्ण मान (थ्रेसहोल्ड क्षेत्र, E _th ≈ 3.2 kV/cm for GaAs) तक बढ़ता है, इलेक्ट्रॉन इतनी अधिक ऊर्जा प्राप्त कर लेते हैं कि वे निचली घाटी से ऊपरी, कम-गतिशीलता वाली घाटी में स्थानांतरित (transfer) होने लगते हैं।
उच्च विद्युत क्षेत्र (ऋणात्मक प्रतिरोध क्षेत्र): थ्रेसहोल्ड क्षेत्र से परे, जैसे-जैसे विद्युत क्षेत्र और बढ़ता है, अधिक से अधिक इलेक्ट्रॉन ऊपरी घाटी में स्थानांतरित हो जाते हैं। चूँकि ऊपरी घाटी में गतिशीलता बहुत कम होती है, इलेक्ट्रॉनों का औसत वेग घटने लगता है, भले ही विद्युत क्षेत्र बढ़ रहा हो। चूँकि धारा घनत्व J = nev (जहाँ n कुल इलेक्ट्रॉन सांद्रता है), औसत वेग (v) में कमी के कारण धारा (J) भी घट जाती है। वोल्टेज (या क्षेत्र E) बढ़ाने पर धारा का घटना ही ऋणात्मक विभेदक प्रतिरोध (Negative Differential Resistance) कहलाता है।

यह ऋणात्मक प्रतिरोध अस्थिर होता है और इसके कारण डायोड के भीतर उच्च-क्षेत्र डोमेन का निर्माण और संचरण होता है, जो माइक्रोवेव दोलनों को उत्पन्न करता है।

(b) लेजर डायोड में पंपिंग विधि: लेजर डायोड में जनसंख्या व्युत्क्रमण (population inversion) प्राप्त करने के लिए उपयोग की जाने वाली मुख्य पंपिंग विधि इंजेक्शन पंपिंग (Injection Pumping) या फॉरवर्ड बायस पंपिंग है। लेजर डायोड एक भारी डोप किया हुआ p-n जंक्शन होता है। जब इस जंक्शन को एक मजबूत फॉरवर्ड बायस वोल्टेज के साथ अभिनत किया जाता है, तो p-क्षेत्र से होल और n-क्षेत्र से इलेक्ट्रॉन बड़ी संख्या में जंक्शन के सक्रिय क्षेत्र (active region) में इंजेक्ट होते हैं। यह सक्रिय क्षेत्र आमतौर पर एक पतली, अनडोप्ड (intrinsic) परत होती है जिसे p और n परतों के बीच सैंडविच किया जाता है (PIN संरचना)। इस सक्रिय क्षेत्र में, इलेक्ट्रॉनों और होलों की सांद्रता बहुत अधिक हो जाती है। यह एक ऐसी स्थिति उत्पन्न करता है जहाँ चालन बंध के निचले स्तरों पर इलेक्ट्रॉनों की संख्या संयोजी बंध के ऊपरी स्तरों पर होलों (खाली अवस्थाओं) की संख्या से अधिक हो जाती है। यह स्थिति ही जनसंख्या व्युत्क्रमण (Population Inversion) है। जब ये इलेक्ट्रॉन वापस होलों के साथ पुनर्संयोजन (recombine) करते हैं, तो वे अपनी ऊर्जा को फोटॉन के रूप में उत्सर्जित करते हैं। जनसंख्या व्युत्क्रमण के कारण, ये फोटॉन अन्य इलेक्ट्रॉनों को भी पुनर्संयोजन के लिए प्रेरित करते हैं (उद्दीपित उत्सर्जन), जिससे एक सुसंगत (coherent) लेजर प्रकाश किरण उत्पन्न होती है।

लेजर डायोड और LED के बीच अंतर:

गुण (Property)	लेजर डायोड (Laser Diode)	प्रकाश उत्सर्जक डायोड (LED)
उत्सर्जन प्रक्रिया	मुख्य रूप से उद्दीपित उत्सर्जन (Stimulated Emission) पर आधारित।	मुख्य रूप से स्वतः उत्सर्जन (Spontaneous Emission) पर आधारित।
सुसंगतता (Coherence)	आउटपुट प्रकाश अत्यधिक सुसंगत (स्थानिक और अस्थायी) होता है।	आउटपुट प्रकाश असुसंगत (incoherent) होता है।
स्पेक्ट्रमी चौड़ाई	बहुत संकीर्ण स्पेक्ट्रमी चौड़ाई ( अत्यधिक एकवर्णी )।	अपेक्षाकृत चौड़ी स्पेक्ट्रमी चौड़ाई (कम एकवर्णी)।
दिशात्मकता (Directionality)	आउटपुट किरण अत्यधिक दिशात्मक और संकीर्ण होती है।	प्रकाश सभी दिशाओं में फैलता है ( कम दिशात्मक )।
आउटपुट पावर और चमक	उच्च आउटपुट पावर और बहुत अधिक चमक (radiance)।	कम आउटपुट पावर और कम चमक।
संरचना	एक ऑप्टिकल गुहा (optical cavity) या अनुनादक (resonator) की आवश्यकता होती है, जो पॉलिश किए गए सिरों द्वारा बनता है।	कोई ऑप्टिकल गुहा नहीं होती है। संरचना सरल होती है।
प्रतिक्रिया समय	बहुत तेज प्रतिक्रिया समय (गीगाहर्ट्ज़ रेंज)।	धीमा प्रतिक्रिया समय (मेगाहर्ट्ज़ रेंज)।

Q3. (a) द्विध्रुवी जंक्शन ट्रांजिस्टर (BJT) की तुलना में जंक्शन फील्ड इफेक्ट ट्रांजिस्टर (JFET) के लाभ बताएं। 4 (b) आवृत्ति डोमेन विश्लेषण का उपयोग करके, एक फेज शिफ्ट ऑसिलेटर की ऑसिलेटर आवृत्ति और आवश्यक एम्पलीफायर गेन के लिए व्यंजक प्राप्त करें। 6

Ans. (a) द्विध्रुवी जंक्शन ट्रांजिस्टर (BJT) की तुलना में जंक्शन फील्ड इफेक्ट ट्रांजिस्टर (JFET) के कई लाभ हैं, जो इसे कुछ अनुप्रयोगों के लिए अधिक उपयुक्त बनाते हैं। मुख्य लाभ निम्नलिखित हैं:

उच्च इनपुट प्रतिबाधा (High Input Impedance): JFET एक वोल्टेज-नियंत्रित उपकरण है। इसका इनपुट (गेट-सोर्स जंक्शन) एक रिवर्स-बायस्ड p-n जंक्शन होता है। इस रिवर्स बायस के कारण, इनपुट प्रतिबाधा बहुत अधिक होती है, आमतौर पर मेगा-ओम (MΩ) की कोटि की। इसके विपरीत, BJT एक धारा-नियंत्रित उपकरण है जिसका इनपुट (बेस-एमिटर जंक्शन) फॉरवर्ड-बायस्ड होता है, जिसके परिणामस्वरूप इसकी इनपुट प्रतिबाधा बहुत कम (किलो-ओम, kΩ की कोटि) होती है। उच्च इनपुट प्रतिबाधा के कारण, JFET स्रोत सिग्नल से बहुत कम धारा लेता है, जिससे लोडिंग प्रभाव (loading effect) कम हो जाता है। यह इसे एम्पलीफायर के इनपुट चरणों के लिए आदर्श बनाता है।
कम शोर (Lower Noise): BJT में, धारा चालन अल्पसंख्यक और बहुसंख्यक दोनों वाहकों द्वारा होता है, और बेस क्षेत्र में वाहकों का पुनर्संयोजन एक महत्वपूर्ण शोर स्रोत (शॉट शोर) होता है। JFET एक एकध्रुवीय (unipolar) उपकरण है, जिसका अर्थ है कि धारा का संचालन केवल एक प्रकार के आवेश वाहक (या तो इलेक्ट्रॉन या होल) द्वारा होता है। इसमें कोई जंक्शन फॉरवर्ड बायस नहीं होता है और पुनर्संयोजन शोर नगण्य होता है। इसलिए, JFET BJT की तुलना में कम शोर उत्पन्न करता है, जो इसे छोटे सिग्नल और उच्च-आवृत्ति एम्पलीफायरों के लिए बेहतर बनाता है।
बेहतर तापीय स्थिरता (Better Thermal Stability): JFET में एक ऋणात्मक तापमान गुणांक होता है। जैसे-जैसे तापमान बढ़ता है, चैनल का प्रतिरोध बढ़ता है, जिससे ड्रेन धारा कम हो जाती है। यह एक स्व-सीमित क्रिया है जो तापीय पलायन (thermal runaway) को रोकती है। इसके विपरीत, BJT में एक धनात्मक तापमान गुणांक होता है; तापमान बढ़ने पर कलेक्टर धारा बढ़ती है, जिससे और अधिक गर्मी उत्पन्न होती है, जो तापीय पलायन का कारण बन सकती है यदि उचित हीट सिंकिंग या बायसिंग का उपयोग नहीं किया जाता है।
निर्माण में सरलता और आकार: JFET की संरचना BJT की तुलना में सरल होती है और इसे एकीकृत परिपथों (ICs) में कम जगह में बनाया जा सकता है, जिससे उच्च पैकिंग घनत्व संभव होता है।

(b) फेज शिफ्ट ऑसिलेटर (Phase Shift Oscillator): एक फेज शिफ्ट ऑसिलेटर एक एम्पलीफायर और एक RC फीडबैक नेटवर्क से बना होता है जो आउटपुट सिग्नल को 180° से फेज शिफ्ट करता है। एम्पलीफायर स्वयं एक व्युत्क्रम एम्पलीफायर (inverting amplifier) होता है, जो 180° का फेज शिफ्ट प्रदान करता है। इस प्रकार, लूप के चारों ओर कुल फेज शिफ्ट 360° (या 0°) हो जाता है, जो दोलन के लिए बार्कहाउसेन मानदंड (Barkhausen criterion) की एक शर्त है। मान लीजिए कि फीडबैक नेटवर्क में तीन समान RC चरण हैं, जैसा कि चित्र में दिखाया गया है (एक ऑप-एम्प या ट्रांजिस्टर एम्पलीफायर के साथ)।

आवृत्ति डोमेन विश्लेषण: हम फीडबैक नेटवर्क के ट्रांसफर फ़ंक्शन β(jω) = V _f / V _out का विश्लेषण करेंगे। फीडबैक नेटवर्क के लिए किरचॉफ के नियमों का उपयोग करके विश्लेषण करने पर, ट्रांसफर फ़ंक्शन प्राप्त होता है: β(jω) = V _f / V _out = 1 / [1 – 5(ωRC) ^-2 + j( (ωRC) ^-3 – 6(ωRC) ^-1 )]

दोलन के लिए, कुल लूप गेन Aβ वास्तविक और धनात्मक होना चाहिए, जिसका अर्थ है कि β का काल्पनिक भाग शून्य होना चाहिए। यह 180° फेज शिफ्ट की स्थिति देता है। इसलिए, Im[β(jω)] = 0 (ωRC) ^-3 – 6(ωRC) ^-1 = 0 1 / (ωRC) ³ = 6 / (ωRC) 1 / (ω ² R ² C ² ) = 6 ω ² = 1 / (6R ² C ² ) ω = 1 / (RC√6)

यह दोलन की कोणीय आवृत्ति (angular frequency) है। दोलन आवृत्ति (f₀) है: f₀ = ω / 2π = 1 / (2πRC√6)

यह ऑसिलेटर आवृत्ति के लिए व्यंजक है।

आवश्यक एम्पलीफायर गेन: बार्कहाउसेन मानदंड की दूसरी शर्त यह है कि दोलन की आवृत्ति पर लूप गेन का परिमाण इकाई होना चाहिए, अर्थात |Aβ| ≥ 1। जिस आवृत्ति पर फेज शिफ्ट 180° होता है, उस पर हम फीडबैक नेटवर्क β के क्षीणन (attenuation) की गणना करते हैं। इस आवृत्ति पर, β का काल्पनिक भाग शून्य है, इसलिए: β = 1 / [1 – 5(ωRC) ^-2 ] चूँकि (ωRC) ^-2 = 6, β = 1 / (1 – 5*6) = 1 / (1 – 30) = -1/29

यहाँ ऋणात्मक चिह्न 180° फेज शिफ्ट को इंगित करता है। β का परिमाण |β| = 1/29 है। दोलन को बनाए रखने के लिए, एम्पलीफायर का गेन (A) इस क्षीणन की भरपाई करने के लिए पर्याप्त होना चाहिए। |Aβ| ≥ 1 |A| * (1/29) ≥ 1 |A| ≥ 29

अतः, एक स्थिर दोलन के लिए, आवश्यक एम्पलीफायर गेन का परिमाण कम से कम 29 होना चाहिए।

Q4. (a) सिद्ध करें कि ट्रांजिस्टर एम्पलीफायर की उच्च आवृत्ति प्रतिक्रिया 6 dB/ऑक्टेव इकाई से घटती है। 4 (b) CMOS इन्वर्टर का सर्किट बनाएं और सत्य सारणी की सहायता से इसकी कार्यप्रणाली की व्याख्या करें। 3+3

Ans. (a) ट्रांजिस्टर एम्पलीफायर की उच्च आवृत्ति प्रतिक्रिया मुख्य रूप से ट्रांजिस्टर की आंतरिक धारिताओं (internal capacitances) और सर्किट की स्ट्रै धारिताओं (stray capacitances) के कारण सीमित होती है। BJT के लिए, ये धारिताएं बेस-एमिटर जंक्शन (C _be ) और बेस-कलेक्टर जंक्शन (C _bc ) धारिताएं हैं।

उच्च आवृत्तियों पर, इन धारिताओं का प्रतिघात (reactance), X _C = 1/(2πfC), कम हो जाता है। ये धारिताएं सिग्नल पथ के समानांतर एक शंट पथ प्रदान करती हैं, जिससे सिग्नल का एक हिस्सा जमीन पर चला जाता है और एम्पलीफायर का गेन कम हो जाता है।

एक सामान्य-एमिटर एम्पलीफायर के लिए हाइब्रिड-π मॉडल का उपयोग करके, उच्च आवृत्ति गेन (A _H ) को इस प्रकार व्यक्त किया जा सकता है: A _H = A _M / (1 + j(f / f _H )) जहाँ,

A _M मध्य-बैंड गेन (mid-band gain) है।
f वर्तमान आवृत्ति है।
f _H उच्च कट-ऑफ आवृत्ति (upper cut-off frequency) है। यह वह आवृत्ति है जिस पर गेन अपने मध्य-बैंड मान का 1/√2 (या -3 dB) गुना हो जाता है।

हम गेन के परिमाण का विश्लेषण करते हैं:

|A
_H
| = |A
_M
| / |1 + j(f / f
_H
)| = |A
_M
| / √(1 + (f / f
_H
)
²
)

अब, हम उन आवृत्तियों पर विचार करते हैं जो कट-ऑफ आवृत्ति से बहुत अधिक हैं (f >> f _H )। इस स्थिति में, (f / f _H ) ² >> 1, इसलिए हम 1 को नगण्य मान सकते हैं। |A _H | ≈ |A _M | / √((f / f _H ) ² ) = |A _M | / (f / f _H ) = |A _M | * (f _H / f)

इससे पता चलता है कि बहुत अधिक आवृत्तियों पर, गेन आवृत्ति (f) के व्युत्क्रमानुपाती होता है: |A _H | ∝ 1/f

अब हम डेसीबल (dB) में गेन के परिवर्तन की दर की गणना करते हैं। एक ऑक्टेव आवृत्ति में दोगुने का परिवर्तन है (अर्थात, f ₂ = 2f ₁ )। दो आवृत्तियों f ₁ और f ₂ पर गेन (dB में) हैं: G ₁ (dB) = 20 log ₁₀ |A _H1 | G ₂ (dB) = 20 log ₁₀ |A _H2 |

प्रति ऑक्टेव गेन में परिवर्तन: ΔG = G ₂ – G ₁ = 20 log ₁₀ |A _H2 | – 20 log ₁₀ |A _H1 | ΔG = 20 log ₁₀ (|A _H2 | / |A _H1 |)

चूंकि |A _H | ∝ 1/f, तो |A _H2 | / |A _H1 | = (1/f ₂ ) / (1/f ₁ ) = f ₁ / f ₂ । चूंकि f ₂ = 2f ₁ (एक ऑक्टेव), तो f ₁ / f ₂ = 1/2। ΔG = 20 log ₁₀ (1/2) = 20 (-log ₁₀ 2) ≈ 20 (-0.301) ≈ -6.02 dB

अतः, उच्च आवृत्तियों पर, गेन लगभग 6 dB/ऑक्टेव की दर से घटता है। (इसे -20 dB/डेकेड भी कहा जाता है, जहाँ डेकेड आवृत्ति में दस गुना परिवर्तन है)। यह एक सिंगल-पोल लो-पास फिल्टर की विशेषता है।

(b) CMOS इन्वर्टर: CMOS (Complementary Metal-Oxide-Semiconductor) इन्वर्टर एक मौलिक डिजिटल लॉजिक गेट है जो NOT ऑपरेशन करता है। यह एक पूरक जोड़ी (complementary pair) का उपयोग करके बनाया गया है जिसमें एक p-चैनल MOSFET (PMOS) और एक n-चैनल MOSFET (NMOS) होता है।

सर्किट आरेख:

सर्किट में, PMOS ट्रांजिस्टर (Q _P ) का सोर्स V _DD (सप्लाई वोल्टेज) से जुड़ा होता है और NMOS ट्रांजिस्टर (Q _N ) का सोर्स ग्राउंड (V _SS या 0V) से जुड़ा होता है। दोनों ट्रांजिस्टर के गेट एक साथ जुड़े होते हैं जो इनपुट (V _in ) बनाते हैं, और दोनों के ड्रेन एक साथ जुड़े होते हैं जो आउटपुट (V _out ) बनाते हैं।

कार्यप्रणाली: CMOS इन्वर्टर की कार्यप्रणाली इस बात पर निर्भर करती है कि PMOS और NMOS ट्रांजिस्टर इनपुट वोल्टेज के आधार पर कैसे चालू (ON) या बंद (OFF) होते हैं।

PMOS ट्रांजिस्टर: जब इसका गेट वोल्टेज इसके सोर्स वोल्टेज से काफी कम होता है (यानी, V _GS ऋणात्मक होता है), तो यह ON होता है। जब गेट वोल्टेज सोर्स वोल्टेज के करीब होता है, तो यह OFF होता है।
NMOS ट्रांजिस्टर: जब इसका गेट वोल्टेज इसके सोर्स वोल्टेज से काफी अधिक होता है (यानी, V _GS धनात्मक होता है), तो यह ON होता है। जब गेट वोल्टेज सोर्स वोल्टेज के करीब होता है, तो यह OFF होता है।

अब, दो स्थितियों पर विचार करें:

1. जब इनपुट (V _in ) निम्न (Low, 0V) होता है:

PMOS (Q _P ): इसका गेट-सोर्स वोल्टेज V _GS,P = V _in – V _DD = 0 – V _DD = -V _DD होता है। यह एक मजबूत ऋणात्मक वोल्टेज है, इसलिए PMOS ट्रांजिस्टर ON हो जाता है और एक बंद स्विच की तरह व्यवहार करता है।
NMOS (Q _N ): इसका गेट-सोर्स वोल्टेज V _GS,N = V _in – V _SS = 0 – 0 = 0V होता है। यह थ्रेसहोल्ड वोल्टेज से कम है, इसलिए NMOS ट्रांजिस्टर OFF हो जाता है और एक खुले स्विच की तरह व्यवहार करता है।

चूंकि PMOS ON है और NMOS OFF है, आउटपुट V
_out
सीधे V
_DD
से जुड़ जाता है। इसलिए,

V
_out
उच्च (High, V
_DD
) होता है।

2. जब इनपुट (V _in ) उच्च (High, V _DD ) होता है:

PMOS (Q _P ): इसका गेट-सोर्स वोल्टेज V _GS,P = V _in – V _DD = V _DD – V _DD = 0V होता है। इसलिए, PMOS ट्रांजिस्टर OFF हो जाता है।
NMOS (Q _N ): इसका गेट-सोर्स वोल्टेज V _GS,N = V _in – V _SS = V _DD – 0 = V _DD होता है। यह एक मजबूत धनात्मक वोल्टेज है, इसलिए NMOS ट्रांजिस्टर ON हो जाता है।

चूंकि PMOS OFF है और NMOS ON है, आउटपुट V
_out
सीधे ग्राउंड से जुड़ जाता है। इसलिए,

V
_out
निम्न (Low, 0V) होता है।

इस प्रकार, आउटपुट हमेशा इनपुट का उलटा होता है।

सत्य सारणी (Truth Table):

इनपुट (V _in )	आउटपुट (V _out )
0 (Low)	1 (High)
1 (High)	0 (Low)

एक महत्वपूर्ण लाभ यह है कि किसी भी स्थिर अवस्था (Low या High) में, V
_DD
और ग्राउंड के बीच कोई सीधा पथ नहीं होता है, इसलिए यह लगभग कोई स्थिर शक्ति का उपभोग नहीं करता है, जिससे यह बहुत कुशल होता है।

Q5. (a) एक op-amp का उपयोग करके एक मूल अवकलक (differentiator) का सर्किट बनाएं। इसके आउटपुट वोल्टेज के लिए व्यंजक प्राप्त करें। 2+3 (b) (i) op-amp के आउटपुट ऑफसेट वोल्टेज को जन्म देने वाले कारकों का वर्णन करें। 2 (ii) एक op-amp के इनपुट प्रतिरोध को मापने की विधि की व्याख्या करें। 3

Ans. (a) Op-amp अवकलक (Differentiator): एक Op-amp अवकलक एक ऐसा सर्किट है जिसका आउटपुट वोल्टेज इनपुट वोल्टेज के समय के सापेक्ष अवकलज (derivative) के समानुपाती होता है।

सर्किट आरेख:

इस सर्किट में, इनपुट सिग्नल V _in एक कैपेसिटर C के माध्यम से op-amp के इनवर्टिंग (-) टर्मिनल पर लगाया जाता है। एक फीडबैक रेसिस्टर R _f आउटपुट और इनवर्टिंग टर्मिनल के बीच जुड़ा होता है। नॉन-इनवर्टिंग (+) टर्मिनल को ग्राउंड किया जाता है।

आउटपुट वोल्टेज के लिए व्यंजक: व्यंजक प्राप्त करने के लिए, हम एक आदर्श op-amp की दो विशेषताओं का उपयोग करते हैं: 1. वर्चुअल ग्राउंड (Virtual Ground): चूँकि नॉन-इनवर्टिंग टर्मिनल ग्राउंडेड (0V) है और op-amp का गेन अनंत है, फीडबैक यह सुनिश्चित करता है कि इनवर्टिंग टर्मिनल भी 0V पर हो। इसे वर्चुअल ग्राउंड कहा जाता है। 2. शून्य इनपुट धारा: op-amp के इनपुट टर्मिनलों में कोई धारा प्रवाहित नहीं होती है (इनपुट प्रतिबाधा अनंत है)।

कैपेसिटर C से बहने वाली धारा I _C है: I _C = C * d(V _C )/dt जहाँ V _C कैपेसिटर के पार वोल्टेज है। V _C = V _in – V _– । चूँकि V _– = 0V (वर्चुअल ग्राउंड), तो V _C = V _in । इसलिए, I _C = C * d(V _in )/dt

चूँकि op-amp के इनपुट में कोई धारा नहीं जाती है, यह पूरी धारा I _C फीडबैक रेसिस्टर R _f से होकर बहती है। मान लीजिए यह धारा I _f है। I _f = I _C

फीडबैक रेसिस्टर R _f के पार वोल्टेज ड्रॉप ओम के नियम द्वारा दिया गया है: V _out – V _– = -I _f * R _f (ऋणात्मक चिह्न इसलिए है क्योंकि धारा V _out से V _– की ओर बह रही है)

V _– = 0V को प्रतिस्थापित करने पर: V _out = -I _f * R _f

अब, I _f = I _C = C * d(V _in )/dt को प्रतिस्थापित करने पर, हमें मिलता है: V _out = -R _f C * d(V _in )/dt

यह व्यंजक दर्शाता है कि आउटपुट वोल्टेज इनपुट वोल्टेज के समय अवकलज के समानुपाती है। समानुपातिकता स्थिरांक -R _f C है। ऋणात्मक चिह्न इंगित करता है कि आउटपुट इनपुट के संबंध में 180° फेज से बाहर है, क्योंकि हम इनवर्टिंग कॉन्फ़िगरेशन का उपयोग कर रहे हैं। (नोट: व्यावहारिक अवकलक उच्च आवृत्तियों पर अस्थिर हो सकते हैं। स्थिरता में सुधार के लिए, कैपेसिटर के साथ श्रृंखला में एक छोटा प्रतिरोधक और फीडबैक प्रतिरोधक के समानांतर एक छोटा कैपेसिटर जोड़ा जाता है।)

(b) (i) आउटपुट ऑफसेट वोल्टेज को जन्म देने वाले कारक: आउटपुट ऑफसेट वोल्टेज (V _oo ) वह DC वोल्टेज है जो op-amp के आउटपुट पर मौजूद होता है जब सभी इनपुट वोल्टेज शून्य होते हैं। यह एक अवांछनीय विशेषता है और आदर्श रूप से शून्य होनी चाहिए। इसके मुख्य कारण तीन हैं:

इनपुट ऑफसेट वोल्टेज (V _io ): एक आदर्श op-amp में, यदि दोनों इनपुट 0V पर हैं, तो आउटपुट 0V होना चाहिए। हालांकि, निर्माण में आंतरिक घटकों (विशेषकर इनपुट डिफरेंशियल जोड़ी के ट्रांजिस्टर) में छोटे-छोटे बेमेल होने के कारण, आउटपुट को शून्य पर लाने के लिए इनपुट टर्मिनलों के बीच एक छोटे DC वोल्टेज को लागू करने की आवश्यकता होती है। इस वोल्टेज को इनपुट ऑफसेट वोल्टेज कहा जाता है। यह ऑफसेट वोल्टेज op-amp के DC गेन द्वारा प्रवर्धित होता है और आउटपुट पर एक महत्वपूर्ण ऑफसेट वोल्टेज का कारण बनता है। (V _{out_offset} = A _cl * V _io )
इनपुट बायस धारा (I _B ): op-amp के आंतरिक ट्रांजिस्टर को ठीक से बायस करने के लिए, प्रत्येक इनपुट टर्मिनल में एक छोटी DC धारा (I _B1 और I _B2 ) बहनी चाहिए। इन धाराओं को इनपुट बायस धाराएं कहा जाता है। जब ये धाराएं बाहरी प्रतिरोधों (जैसे फीडबैक और इनपुट प्रतिरोधक) से बहती हैं, तो वे वोल्टेज ड्रॉप (V = I*R) उत्पन्न करती हैं। इनपुट टर्मिनलों पर यह वोल्टेज ड्रॉप एक प्रभावी इनपुट ऑफसेट वोल्टेज बनाता है, जो फिर से प्रवर्धित होकर आउटपुट ऑफसेट का कारण बनता है।
इनपुट ऑफसेट धारा (I _io ): दो इनपुट बायस धाराओं (I _B1 और I _B2 ) के बीच का अंतर इनपुट ऑफसेट धारा कहलाता है (I _io = |I _B1 – I _B2 |)। भले ही बायस धाराओं के प्रभाव को संतुलित करने के लिए उपाय किए जाएं (जैसे कि नॉन-इनवर्टिंग टर्मिनल पर एक क्षतिपूर्ति प्रतिरोधक जोड़ना), I _io के कारण अभी भी एक अवशिष्ट बेमेल वोल्टेज उत्पन्न होगा, जो आउटपुट ऑफसेट में योगदान देगा।

(ii) एक op-amp के इनपुट प्रतिरोध को मापने की विधि:

Op-amp का इनपुट प्रतिरोध (R
_in
) बहुत अधिक होता है, इसलिए इसे सीधे ओममीटर से नहीं मापा जा सकता है। इसे मापने के लिए एक अप्रत्यक्ष विधि का उपयोग किया जाता है। एक सरल विधि नीचे वर्णित है, जो op-amp को वोल्टेज फॉलोअर के रूप में कॉन्फ़िगर करती है:

प्रक्रिया:

सर्किट सेटअप करें: Op-amp को एक वोल्टेज फॉलोअर के रूप में कॉन्फ़िगर करें (आउटपुट को सीधे इनवर्टिंग टर्मिनल से जोड़ें)। एक ज्ञात DC वोल्टेज स्रोत (V _S ) को एक बड़े, ज्ञात श्रृंखला प्रतिरोधक (R _S ) के माध्यम से नॉन-इनवर्टिंग (+) इनपुट से कनेक्ट करें। R _S का मान op-amp के अपेक्षित इनपुट प्रतिरोध की कोटि का होना चाहिए (उदाहरण के लिए, 1 MΩ)।
वोल्टेज मापें: एक उच्च-सटीकता वाले वोल्टमीटर का उपयोग करके दो वोल्टेज मापें:
- स्रोत वोल्टेज, V _S ।
- Op-amp के नॉन-इनवर्टिंग टर्मिनल पर वोल्टेज, V _in ।
गणना करें:
- चूंकि op-amp का इनपुट प्रतिरोध R _in परिमित है, नॉन-इनवर्टिंग टर्मिनल में एक छोटी इनपुट धारा (I _in ) प्रवाहित होगी।
- यह धारा श्रृंखला प्रतिरोधक R _S से होकर भी बहती है। R _S के पार वोल्टेज ड्रॉप V _S – V _in है।
- ओम के नियम का उपयोग करके इनपुट धारा की गणना करें: I _in = (V _S – V _in ) / R _S
- अब, op-amp का इनपुट प्रतिरोध (जो V _in और ग्राउंड के बीच का प्रतिरोध है) की गणना ओम के नियम का उपयोग करके की जा सकती है: R _in = V _in / I _in

उदाहरण के लिए, यदि V
_S
= 2V, R
_S
= 1 MΩ, और मापा गया V
_in
= 1V है, तो:

I
_in
= (2V – 1V) / 1 MΩ = 1 µA

R
_in
= 1V / 1 µA = 1 MΩ

यह विधि एक वोल्टेज विभक्त (voltage divider) के सिद्धांत पर काम करती है जो R
_S
और R
_in
द्वारा बनता है। सटीक परिणामों के लिए, उपयोग किए जाने वाले वोल्टमीटर की प्रतिबाधा op-amp के R
_in
से बहुत अधिक होनी चाहिए।

Q6. (a) एक BJT को श्रृंखला पास तत्व के रूप में उपयोग करके रैखिक वोल्टेज नियामक का सर्किट आरेख बनाएं। एक जेनर डायोड का उपयोग करके शंट नियामक की तुलना में इसके लाभ बताएं। 3+2 (b) PLL का ब्लॉक आरेख बनाएं और इसके संचालन की व्याख्या करें। 2+3

Ans. (a) BJT के साथ रैखिक वोल्टेज नियामक: यह एक श्रृंखला वोल्टेज नियामक (series voltage regulator) है जो आउटपुट वोल्टेज को स्थिर रखने के लिए एक ट्रांजिस्टर (BJT) को एक परिवर्तनीय प्रतिरोधक के रूप में उपयोग करता है।

सर्किट आरेख:

घटक और कार्यप्रणाली:

BJT (Q1): यह श्रृंखला पास तत्व (series pass element) है। यह लोड और अनियंत्रित DC इनपुट (V _in ) के बीच श्रृंखला में जुड़ा होता है। यह एक परिवर्तनीय प्रतिरोधक के रूप में कार्य करता है, जो अपने कलेक्टर-एमिटर वोल्टेज को समायोजित करके लोड पर वोल्टेज को नियंत्रित करता है।
जेनर डायोड (D _Z ): यह एक स्थिर संदर्भ वोल्टेज (V _ref ) प्रदान करता है।
Op-Amp: यह एक त्रुटि एम्पलीफायर (error amplifier) के रूप में कार्य करता है। यह फीडबैक वोल्टेज (V _f ) की तुलना संदर्भ वोल्टेज (V _ref ) से करता है।
प्रतिरोधक विभक्त (R1, R2): यह आउटपुट वोल्टेज V _out का एक नमूना (sample) लेता है। फीडबैक वोल्टेज V _f = V _out * (R2 / (R1 + R2)) है।

संचालन:

Op-amp अपने इनपुट पर वोल्टेज को बराबर करने का प्रयास करता है। यह फीडबैक वोल्टेज V
_f
की तुलना V
_ref
से करता है।

यदि V _out बढ़ता है (उदाहरण के लिए, इनपुट वोल्टेज बढ़ने या लोड धारा घटने के कारण), तो V _f भी बढ़ता है। अब V _f > V _ref हो जाता है। Op-amp का आउटपुट घटता है, जिससे ट्रांजिस्टर Q1 के बेस पर वोल्टेज कम हो जाता है। यह Q1 को कम चालन करने का कारण बनता है (इसका प्रभावी प्रतिरोध बढ़ता है)। Q1 के पार वोल्टेज ड्रॉप बढ़ता है, जो V _out को वापस उसके निर्धारित मान पर ले आता है।
यदि V _out घटता है, तो विपरीत क्रिया होती है। V _f < V _ref हो जाता है, op-amp का आउटपुट बढ़ता है, Q1 अधिक चालन करता है, Q1 के पार वोल्टेज ड्रॉप घटता है, और V _out वापस बढ़ जाता है।

इस प्रकार, सर्किट लगातार आउटपुट वोल्टेज की निगरानी और समायोजन करता है, जिससे यह लोड और लाइन परिवर्तनों के बावजूद स्थिर रहता है।

शंट जेनर नियामक पर लाभ:

बेहतर वोल्टेज विनियमन (Better Voltage Regulation): फीडबैक तंत्र के कारण, श्रृंखला नियामक लोड और लाइन परिवर्तनों के प्रति बहुत कम संवेदनशील होता है। यह आउटपुट वोल्टेज को बहुत सटीकता से बनाए रख सकता है, जबकि एक साधारण जेनर शंट नियामक का आउटपुट वोल्टेज लोड धारा के साथ बदलता रहता है।
उच्च दक्षता (Higher Efficiency): एक शंट नियामक में, जेनर डायोड और श्रृंखला प्रतिरोधक लगातार धारा खींचते हैं, चाहे लोड कोई भी हो। पूर्ण लोड पर, श्रृंखला नियामक अधिक कुशल होता है क्योंकि पास ट्रांजिस्टर केवल आवश्यक धारा का संचालन करता है। नो-लोड की स्थिति में शंट नियामक बहुत अक्षम होता है क्योंकि अधिकतम धारा जेनर के माध्यम से बहती है, जिससे बिजली बर्बाद होती है।
उच्च धारा क्षमता (Higher Current Capability): श्रृंखला पास ट्रांजिस्टर लोड को बड़ी मात्रा में धारा प्रदान कर सकता है, जो केवल ट्रांजिस्टर की पावर रेटिंग द्वारा सीमित होती है। एक साधारण जेनर नियामक उच्च धाराओं के लिए अव्यावहारिक है क्योंकि इसके लिए उच्च-शक्ति वाले जेनर और श्रृंखला प्रतिरोधक की आवश्यकता होगी।
कम आउटपुट प्रतिबाधा (Lower Output Impedance): Op-amp के उच्च गेन के कारण, नियामक की प्रभावी आउटपुट प्रतिबाधा बहुत कम होती है, जिससे लोड धारा में परिवर्तन होने पर भी वोल्टेज स्थिर रहता है।

(b) फेज-लॉक्ड लूप (Phase-Locked Loop – PLL): PLL एक फीडबैक नियंत्रण प्रणाली है जो एक ऑसिलेटर उत्पन्न करती है जिसका आउटपुट इनपुट सिग्नल के फेज और आवृत्ति के साथ एक निश्चित संबंध बनाए रखता है।

ब्लॉक आरेख:

PLL में तीन मुख्य ब्लॉक होते हैं:

फेज डिटेक्टर (Phase Detector – PD): यह ब्लॉक इनपुट सिग्नल (V _in ) और वोल्टेज-नियंत्रित ऑसिलेटर (VCO) से फीडबैक सिग्नल (V _vco ) के बीच फेज अंतर की तुलना करता है। इसका आउटपुट वोल्टेज (V _e ) इन दोनों सिग्नलों के बीच फेज अंतर के समानुपाती होता है।
लो-पास फिल्टर (Low-Pass Filter – LPF): फेज डिटेक्टर का आउटपुट (V _e ) में अक्सर उच्च-आवृत्ति घटक या शोर होता है। LPF इन अवांछित घटकों को हटा देता है और एक चिकना DC या धीरे-धीरे बदलने वाला वोल्टेज (V _c ) उत्पन्न करता है, जिसे त्रुटि वोल्टेज या नियंत्रण वोल्टेज कहा जाता है। LPF PLL की गतिशील विशेषताओं को भी निर्धारित करता है, जैसे कि कैप्चर रेंज और लॉक-इन समय।
वोल्टेज-नियंत्रित ऑसिलेटर (Voltage-Controlled Oscillator – VCO): VCO एक ऑसिलेटर है जिसकी आउटपुट आवृत्ति (f _out ) इसके इनपुट पर लागू नियंत्रण वोल्टेज (V _c ) द्वारा निर्धारित होती है। जब V _c बदलता है, तो VCO की आवृत्ति भी बदलती है।

संचालन: PLL का संचालन तीन अवस्थाओं में वर्णित किया जा सकता है: फ्री-रनिंग, कैप्चर और लॉक्ड।

फ्री-रनिंग अवस्था: जब कोई इनपुट सिग्नल नहीं होता है, तो नियंत्रण वोल्टेज V _c शून्य होता है, और VCO अपनी प्राकृतिक या फ्री-रनिंग आवृत्ति (f _o ) पर दोलन करता है।
कैप्चर प्रक्रिया: जब एक इनपुट सिग्नल (आवृत्ति f _in ) लागू किया जाता है, तो फेज डिटेक्टर f _in और f _out (जो शुरू में f _o है) के बीच आवृत्ति और फेज अंतर के आधार पर एक त्रुटि वोल्टेज V _e उत्पन्न करता है। इस वोल्टेज को LPF द्वारा फ़िल्टर किया जाता है ताकि नियंत्रण वोल्टेज V _c बन सके। यह V _c VCO को उसकी आवृत्ति को फ्री-रनिंग आवृत्ति से इनपुट आवृत्ति की ओर बदलने का कारण बनता है। यह प्रक्रिया तब तक जारी रहती है जब तक VCO की आवृत्ति इनपुट आवृत्ति को “कैप्चर” नहीं कर लेती।
लॉक्ड अवस्था (Locked State): एक बार जब VCO की आवृत्ति इनपुट आवृत्ति के बराबर हो जाती है (f _out = f _in ), तो लूप को “लॉक्ड” कहा जाता है। इस अवस्था में, VCO और इनपुट सिग्नल के बीच केवल एक छोटा, स्थिर फेज अंतर होता है। यह स्थिर फेज अंतर एक स्थिर DC नियंत्रण वोल्टेज V _c उत्पन्न करने के लिए आवश्यक है जो VCO को f _in पर दोलन करते रहने के लिए मजबूर करता है। यदि इनपुट आवृत्ति में कोई छोटा परिवर्तन होता है, तो फेज अंतर बदल जाता है, जिससे V _c समायोजित होता है और VCO नई आवृत्ति को ट्रैक करता है, इस प्रकार लॉक बनाए रखता है।

PLL का उपयोग आवृत्ति संश्लेषण (frequency synthesis), FM डिमॉड्यूलेशन, सिग्नल रिकवरी और कई अन्य संचार और नियंत्रण अनुप्रयोगों में व्यापक रूप से किया जाता है।

Q7. (a) मोनोस्टेबल मल्टीवाइब्रेटर क्या है? एक op-amp का उपयोग करके इसका सर्किट बनाएं और इसकी कार्यप्रणाली की व्याख्या करें। 5+5 (b) एक 5-बिट DAC का आउटपुट बाइनरी इनपुट 000 के लिए 3.6 V है। इसके स्टेप साइज और प्रतिशत रिज़ॉल्यूशन का निर्धारण करें। 2+3

Ans. (a) मोनोस्टेबल मल्टीवाइब्रेटर (Monostable Multivibrator): मोनोस्टेबल मल्टीवाइब्रेटर, जिसे “वन-शॉट” मल्टीवाइब्रेटर भी कहा जाता है, एक इलेक्ट्रॉनिक सर्किट है जिसमें एक स्थिर अवस्था (stable state) और एक अर्ध-स्थिर अवस्था (quasi-stable state) होती है। यह अपनी स्थिर अवस्था में अनिश्चित काल तक रहता है जब तक कि इसे बाहरी ट्रिगर पल्स द्वारा उत्तेजित नहीं किया जाता है। ट्रिगर पल्स लागू होने पर, यह अपनी अर्ध-स्थिर अवस्था में चला जाता है और एक निश्चित, पूर्व-निर्धारित समय अवधि (T) के लिए वहाँ रहता है। इस समय अवधि के बाद, यह स्वचालित रूप से अपनी स्थिर अवस्था में लौट आता है, किसी बाहरी सिग्नल की आवश्यकता के बिना। आउटपुट पल्स की चौड़ाई सर्किट के RC समय स्थिरांक द्वारा निर्धारित की जाती है।

Op-Amp का उपयोग करके सर्किट और कार्यप्रणाली:

कार्यप्रणाली:

स्थिर अवस्था (Stable State):
- शुरू में, मान लें कि आउटपुट V _out धनात्मक संतृप्ति (+V _sat ) पर है।
- डायोड D1 फॉरवर्ड बायस्ड हो जाता है, जो कैपेसिटर C पर वोल्टेज V _C को डायोड के फॉरवर्ड वोल्टेज ड्रॉप (V _D ≈ 0.7V) पर क्लैंप कर देता है।
- नॉन-इनवर्टिंग टर्मिनल (+) पर वोल्टेज (V ₊ ) प्रतिरोधक विभक्त R1 और R2 द्वारा निर्धारित होता है: V ₊ = βV _sat , जहाँ β = R2 / (R1 + R2)।
- चूंकि V ₊ (एक धनात्मक मान) V _– = V _C ≈ 0.7V से अधिक है, आउटपुट अपनी स्थिर अवस्था (+V _sat ) में बना रहता है।
ट्रिगरिंग (Triggering):
- सर्किट को ट्रिगर करने के लिए, इनवर्टिंग टर्मिनल (-) पर एक छोटी, ऋणात्मक ट्रिगर पल्स (V _trig ) लगाई जाती है।
- यह पल्स अस्थायी रूप से V _– को V ₊ (= βV _sat ) से नीचे खींचती है। जब V _– < V ₊ , तो op-amp का आउटपुट तुरंत ऋणात्मक संतृप्ति (-V _sat ) पर स्विच हो जाता है। यह अर्ध-स्थिर अवस्था की शुरुआत है।
अर्ध-स्थिर अवस्था (Quasi-Stable State):
- जैसे ही V _out = -V _sat होता है, नॉन-इनवर्टिंग टर्मिनल पर वोल्टेज V ₊ = -βV _sat हो जाता है।
- अब डायोड D1 रिवर्स बायस्ड हो जाता है, और कैपेसिटर C अपने प्रारंभिक वोल्टेज V _C (0) ≈ 0.7V से लक्ष्य वोल्टेज -V _sat की ओर प्रतिरोधक R के माध्यम से डिस्चार्ज (और फिर चार्ज) होना शुरू कर देता है।
- कैपेसिटर के पार वोल्टेज V _C (t) समीकरण V _C (t) = -V _sat + (V _C (0) + V _sat )e ^-t/RC के अनुसार बदलता है।
- यह अवस्था तब तक बनी रहती है जब तक कैपेसिटर वोल्टेज V _C घटकर नॉन-इनवर्टिंग वोल्टेज V ₊ = -βV _sat के बराबर नहीं हो जाता।
स्थिर अवस्था में वापसी:
- जैसे ही V _C , -βV _sat तक पहुँचता है (V _– = V ₊ ), op-amp का आउटपुट वापस अपनी स्थिर अवस्था, +V _sat पर स्विच हो जाता है।
- कैपेसिटर C अब प्रतिरोधक R के माध्यम से +V _sat की ओर चार्ज होना शुरू कर देता है। हालांकि, जैसे ही V _C , 0.7V तक पहुँचता है, डायोड D1 फिर से फॉरवर्ड बायस्ड हो जाता है और वोल्टेज को वहीं क्लैंप कर देता है, जिससे सर्किट अपनी प्रारंभिक स्थिर अवस्था में लौट आता है, अगले ट्रिगर पल्स की प्रतीक्षा में।

अर्ध-स्थिर अवस्था की अवधि (T) की गणना उस समय से की जा सकती है जब V
_C
(T) = -βV
_sat
। यदि हम V
_C
(0) ≈ 0 मानते हैं, तो अनुमानित अवधि है:

T = RC ln(1 + β) / β

(त्रुटिपूर्ण, सही व्यंजक है

T = RC ln((Vsat+Vd)/(Vsat(1-β)))

)। एक सरल और आम सन्निकटन है

T = RC ln(1/(1-β))

यदि R1=R2, तो β=0.5 और T ≈ 0.69RC.

(b) DAC गणना: प्रश्न में एक अस्पष्टता है। एक आदर्श DAC के लिए, बाइनरी इनपुट 00000 पर आउटपुट 0V होना चाहिए। “बाइनरी इनपुट 000 के लिए 3.6 V” का आउटपुट एक बहुत बड़े ऑफसेट वोल्टेज को इंगित करता है, या प्रश्न में एक टंकण त्रुटि है।

एक मानक DAC समस्या को हल करने के लिए, हमें यह मानना होगा कि प्रश्न का मतलब कुछ और था। सबसे संभावित व्याख्या यह है कि प्रश्न यह कहना चाहता था कि DAC का पूर्ण-पैमाने का आउटपुट (Full-Scale Output, V _FS ) 3.6V है , या किसी अन्य नॉन-जीरो इनपुट के लिए यह आउटपुट है।

आइए यह मानकर आगे बढ़ें कि प्रश्न में गंभीर त्रुटि है और “000” का आउटपुट वास्तव में एक एकल LSB (यानी, इनपुट 00001) का आउटपुट है। यदि 00001 का आउटपुट 3.6V है, तो यह सीधे स्टेप साइज होगा। स्टेप साइज = 3.6 V यह बहुत ही असंभावित परिदृश्य है।

आइए एक अधिक पारंपरिक व्याख्या का प्रयास करें और मान लें कि प्रश्न में कहा गया है कि पूर्ण-पैमाने का आउटपुट (इनपुट 11111 के लिए) 3.6 V है। एक n-बिट DAC के लिए, कुल चरणों की संख्या 2 ⁿ होती है, और वोल्टेज अंतरालों की संख्या (2 ⁿ – 1) होती है। यहाँ, n = 5 बिट। अंतरालों की संख्या = 2 ⁵ – 1 = 32 – 1 = 31।

1. स्टेप साइज (Step Size): स्टेप साइज, जिसे रिज़ॉल्यूशन भी कहा जाता है, आउटपुट वोल्टेज में वह न्यूनतम परिवर्तन है जो इनपुट में एक LSB (Least Significant Bit) के परिवर्तन के कारण होता है। स्टेप साइज = V _FS / (2 ⁿ – 1) स्टेप साइज = 3.6 V / 31 स्टेप साइज ≈ 0.1161 V

2. प्रतिशत रिज़ॉल्यूशन (Percentage Resolution): प्रतिशत रिज़ॉल्यूशन यह बताता है कि स्टेप साइज पूर्ण-पैमाने के वोल्टेज का कितना प्रतिशत है। प्रतिशत रिज़ॉल्यूशन = (स्टेप साइज / V _FS ) * 100% प्रतिशत रिज़ॉल्यूशन = (1 / (2 ⁿ – 1)) * 100% प्रतिशत रिज़ॉल्यूशन = (1 / 31) * 100% प्रतिशत रिज़ॉल्यूशन ≈ 3.226%

टिप्पणी: यदि प्रश्न का शाब्दिक अर्थ लिया जाए (00000 पर आउटपुट = 3.6V), तो 3.6V एक ऑफसेट वोल्टेज (V _offset ) है। इस जानकारी के साथ स्टेप साइज या रिज़ॉल्यूशन की गणना नहीं की जा सकती क्योंकि हमें कम से कम एक और इनपुट-आउटपुट जोड़ी की आवश्यकता होगी ताकि आउटपुट वोल्टेज की सीमा (span) का पता चल सके। उपरोक्त गणना इस धारणा पर आधारित है कि प्रश्न में एक महत्वपूर्ण त्रुटि है और 3.6V पूर्ण-पैमाने का वोल्टेज है।

Q8. (a) एक विशिष्ट माइक्रोकंट्रोलर के मूल घटकों को दर्शाने वाला ब्लॉक आरेख बनाएं और प्रत्येक ब्लॉक के कार्य की व्याख्या करें। 5 (b) माइक्रोप्रोसेसर 8085 के निम्नलिखित निर्देशों द्वारा किए गए कार्यों का उल्लेख करें: 5 (i) MVI B, 20H (ii) JMP 3020 (iii) LDA 4000 (iv) LDAX B (v) DCR C

Ans. (a) माइक्रोकंट्रोलर का ब्लॉक आरेख और घटकों के कार्य: एक माइक्रोकंट्रोलर (MCU) एक कॉम्पैक्ट इंटीग्रेटेड सर्किट (IC) है जिसे एक विशिष्ट ऑपरेशन या एम्बेडेड सिस्टम को नियंत्रित करने के लिए डिज़ाइन किया गया है। इसे अक्सर “चिप पर कंप्यूटर” कहा जाता है क्योंकि इसमें एक ही चिप पर एक प्रोसेसर, मेमोरी और पेरिफेरल्स होते हैं।

ब्लॉक आरेख:

मूल घटकों के कार्य:

CPU (सेंट्रल प्रोसेसिंग यूनिट): यह माइक्रोकंट्रोलर का “मस्तिष्क” है। CPU मेमोरी से निर्देश प्राप्त करता है, उन्हें डीकोड करता है, और उन्हें निष्पादित करता है। यह अंकगणितीय और तार्किक संचालन करता है और माइक्रोकंट्रोलर के अन्य सभी घटकों के संचालन को नियंत्रित करता है।
मेमोरी: माइक्रोकंट्रोलर में आमतौर पर दो प्रकार की मेमोरी होती है:
- प्रोग्राम मेमोरी (ROM/Flash): यह एक गैर-वाष्पशील (non-volatile) मेमोरी है जिसका उपयोग प्रोग्राम कोड को स्थायी रूप से संग्रहीत करने के लिए किया जाता है। ROM (Read-Only Memory) या अधिक सामान्यतः, फ्लैश मेमोरी का उपयोग किया जाता है ताकि प्रोग्राम को बिजली बंद होने पर भी बनाए रखा जा सके और इसे इलेक्ट्रॉनिक रूप से फिर से प्रोग्राम किया जा सके।
- डेटा मेमोरी (RAM): यह एक वाष्पशील (volatile) मेमोरी है जिसका उपयोग प्रोग्राम के निष्पादन के दौरान अस्थायी डेटा, चर (variables), और इंटरमीडिएट परिणामों को संग्रहीत करने के लिए किया जाता है। बिजली बंद होने पर इसमें संग्रहीत डेटा खो जाता है। इसे रैंडम एक्सेस मेमोरी (RAM) कहा जाता है।
I/O पोर्ट्स (इनपुट/आउटपुट पोर्ट्स): ये पोर्ट माइक्रोकंट्रोलर को बाहरी दुनिया के साथ संवाद करने की अनुमति देते हैं। इनका उपयोग सेंसर, स्विच, और कीपैड जैसे इनपुट उपकरणों से डेटा पढ़ने और LED, मोटर, और डिस्प्ले जैसे आउटपुट उपकरणों को नियंत्रित करने के लिए किया जाता है। ये पोर्ट आमतौर पर सामान्य-उद्देश्यीय इनपुट/आउटपुट (GPIO) पिन होते हैं।
टाइमर/काउंटर (Timers/Counters): ये विशेष हार्डवेयर ब्लॉक हैं जिनका उपयोग सटीक समय देरी उत्पन्न करने, तरंगरूप बनाने (जैसे PWM सिग्नल), घटनाओं को गिनने या एक निश्चित समय अंतराल पर कार्यों को निष्पादित करने के लिए किया जाता है। ये CPU को इन समय-संवेदी कार्यों से मुक्त करते हैं।
संचार इंटरफेस (Communication Interfaces): ये पेरिफेरल्स माइक्रोकंट्रोलर को अन्य उपकरणों या प्रणालियों के साथ संवाद करने में सक्षम बनाते हैं। सामान्य इंटरफेस में शामिल हैं:
- UART/USART: सीरियल संचार के लिए (जैसे कंप्यूटर या अन्य माइक्रोकंट्रोलर के साथ)।
- I2C (Inter-Integrated Circuit): कम गति वाले पेरिफेरल्स को जोड़ने के लिए एक दो-तार इंटरफेस।
- SPI (Serial Peripheral Interface): उच्च गति वाले उपकरणों के साथ सिंक्रोनस सीरियल संचार के लिए।
ADC (एनालॉग-टू-डिजिटल कन्वर्टर): कई माइक्रोकंट्रोलर में एक अंतर्निहित ADC होता है जो सेंसर से आने वाले एनालॉग सिग्नल (जैसे तापमान या प्रकाश) को डिजिटल मानों में परिवर्तित करता है जिन्हें CPU द्वारा संसाधित किया जा सकता है।

(b) 8085 माइक्रोप्रोसेसर के निर्देशों द्वारा किए गए कार्य:

(i) MVI B, 20H

निर्देश: MVI – Move Immediate (तत्काल डेटा ले जाएं)
ऑपरेशन: यह एक 2-बाइट का निर्देश है। यह तत्काल डेटा (immediate data) 20H (हेक्साडेसिमल 20) को निर्दिष्ट रजिस्टर, जो इस मामले में रजिस्टर B है, में लोड या कॉपी करता है। निर्देश के निष्पादन के बाद, रजिस्टर B में मान 20H होगा।

(ii) JMP 3020

निर्देश: JMP – Jump (कूदें)
ऑपरेशन: यह एक 3-बाइट का बिना शर्त कूदने (unconditional jump) वाला निर्देश है। जब यह निर्देश निष्पादित होता है, तो प्रोग्राम का सामान्य अनुक्रमिक प्रवाह बाधित हो जाता है। प्रोग्राम काउंटर (PC) को तत्काल पते 3020H के साथ लोड किया जाता है। इसके परिणामस्वरूप, अगला निर्देश मेमोरी लोकेशन 3020H से प्राप्त किया जाएगा, और प्रोग्राम का निष्पादन उस पते से जारी रहेगा।

(iii) LDA 4000

निर्देश: LDA – Load Accumulator Direct (संचायक को सीधे लोड करें)
ऑपरेशन: यह एक 3-बाइट का निर्देश है। यह मेमोरी लोकेशन जिसका पता निर्देश में निर्दिष्ट है (इस मामले में 4000H ), से 8-बिट डेटा को पढ़ता है और उसे संचायक (Accumulator) या रजिस्टर A में लोड करता है। निष्पादन के बाद, मेमोरी लोकेशन 4000H की सामग्री रजिस्टर A में कॉपी हो जाएगी। मेमोरी की सामग्री अपरिवर्तित रहती है।

(iv) LDAX B

निर्देश: LDAX – Load Accumulator Indirect (संचायक को अप्रत्यक्ष रूप से लोड करें)
ऑपरेशन: यह एक 1-बाइट का निर्देश है। ‘X’ इंगित करता है कि यह एक अप्रत्यक्ष एड्रेसिंग मोड का उपयोग करता है। यह निर्देश रजिस्टर जोड़ी B-C द्वारा इंगित मेमोरी पते से 8-बिट डेटा को पढ़ता है। B-C जोड़ी एक 16-बिट मेमोरी पॉइंटर के रूप में कार्य करती है। उस पते पर मौजूद बाइट को संचायक (रजिस्टर A) में लोड किया जाता है। उदाहरण के लिए, यदि रजिस्टर B में 10H और C में 50H है, तो यह निर्देश मेमोरी लोकेशन 1050H की सामग्री को A में लोड करेगा।

(v) DCR C

निर्देश: DCR – Decrement Register (रजिस्टर को घटाएं)
ऑपरेशन: यह एक 1-बाइट का निर्देश है। यह निर्दिष्ट रजिस्टर, जो इस मामले में रजिस्टर C है, की सामग्री को 1 से घटाता है। परिणाम वापस रजिस्टर C में संग्रहीत किया जाता है। यह निर्देश सभी फ्लैग्स (जीरो, साइन, पैरिटी, ऑक्सिलरी कैरी) को प्रभावित करता है, सिवाय कैरी फ्लैग के। उदाहरण के लिए, यदि DCR C के निष्पादन से पहले C में 3FH था, तो निष्पादन के बाद C में 3EH होगा।

IGNOU MPH-005 Previous Year Solved Question Paper in English

Q1. (a) Explain the four important e-hole pair generation processes in semiconductors. 5 (b) What are the effects of temperature on the diode characteristics? 5

Ans. (a) The four important processes for generating electron-hole (e-hole) pairs in semiconductors are:

Thermal Generation: This process occurs when thermal energy from lattice vibrations (phonons) is imparted to an electron in the semiconductor. If this energy is greater than or equal to the semiconductor’s energy gap (E _g ), an electron in the valence band can absorb this energy and get excited to the conduction band. This creates a free electron in the conduction band and leaves behind a hole (a vacant state) in the valence band. This process is highly dependent on temperature; the generation rate increases exponentially with temperature.
Optical Generation: When light (photons) of suitable energy is incident on a semiconductor, electrons can absorb the photon energy. If the photon’s energy (E = hν) is greater than the energy gap (E _g ), a valence band electron is excited to the conduction band, resulting in the creation of an electron-hole pair. This process is the fundamental principle behind photodetectors, solar cells, and other light-sensitive devices.
Impact Ionization: When a very strong electric field is applied across a semiconductor, the electrons already in the conduction band are accelerated to high kinetic energies. When these energetic electrons collide with a stationary atom in the lattice, they can transfer their energy to a valence band electron. This energy can be sufficient to knock that electron into the conduction band, thus creating a new electron-hole pair. This process is also known as avalanche multiplication and is the basis for avalanche breakdown.
Tunneling: This is a quantum mechanical phenomenon that occurs in heavily doped p-n junctions with a very thin depletion region under a strong reverse bias electric field. The strong field causes the valence and conduction bands to become very close to each other. As a result, electrons from the valence band can directly “tunnel” through the potential barrier into the conduction band, even if they do not have enough energy to overcome the energy gap. This also results in the generation of an electron-hole pair. This process is responsible for Zener breakdown.

(b) Temperature has significant effects on the characteristics of a diode, affecting both its forward and reverse bias operation:

Effect on Reverse Saturation Current (I₀): The reverse saturation current is primarily due to the flow of minority charge carriers, which are generated thermally. As temperature increases, more electron-hole pairs are generated, increasing the concentration of minority carriers. Consequently, I₀ increases rapidly. As a rule of thumb, for both silicon and germanium, I₀ approximately doubles for every 10°C rise in temperature.
Effect on Forward Bias Voltage (V_F): For a given forward current, the voltage drop across the diode (the cut-in voltage) decreases as the temperature increases. This is because the kinetic energy of carriers increases with temperature, requiring less external voltage to overcome the potential barrier. For both silicon and germanium diodes, the forward voltage decreases at a rate of approximately 2.5 mV/°C.
Effect on Reverse Breakdown Voltage:
- Avalanche Breakdown: In this type of breakdown, the temperature coefficient of the breakdown voltage is positive. As temperature increases, lattice vibrations increase, which increases the frequency of collisions for charge carriers. This means carriers must travel a longer distance to acquire the necessary energy for ionization, which requires a higher electric field (and thus a higher breakdown voltage).
- Zener Breakdown: In this breakdown, the temperature coefficient of the breakdown voltage is negative. As temperature increases, the energy gap (E _g ) decreases slightly, making it easier for electrons to tunnel from the valence band to the conduction band. Therefore, breakdown occurs at a lower reverse voltage.
These effects can significantly impact the performance of circuits using diodes, and it is often necessary to compensate for these changes in design.

Q2. (a) What is Gunn diode? Explain the origin of its negative resistance with the help of E-k diagram. 2+3 (b) What are the methods of pumping used in laser diode to attain population inversion? State the differences between Laser Diode and Light Emitting Diode (LED). 5+5

Ans. (a) Gunn Diode: A Gunn diode, also known as a Transferred Electron Device (TED), is a special type of semiconductor device that does not have a p-n junction. It exhibits a property called bulk negative differential resistance, meaning that within a certain voltage range, the current decreases as the voltage is increased. This property allows it to be used for generating oscillators and amplifiers at microwave frequencies. It is typically made from n-type compound semiconductors like Gallium Arsenide (GaAs) or Indium Phosphide (InP).

Origin of Negative Resistance (with E-k diagram): The phenomenon of negative resistance in a Gunn diode is explained by the Ridley-Watkins-Hilsum (RWH) mechanism . It is based on the unique band structure of certain semiconductors like GaAs.

In the E-k (Energy-Momentum) diagram, the conduction band of GaAs has two main valleys:

Lower Valley: Located at k=0. Electrons in this valley have a low effective mass (m* _L ) and very high mobility (µ _L ).
Upper Valley: Located slightly higher in energy (ΔE ≈ 0.36 eV) than the lower valley. Electrons in this valley have a very high effective mass (m* _U ) and very low mobility (µ _U ).

The operation is as follows:

Low Electric Field: When a low electric field is applied, almost all conduction electrons reside in the lower, high-mobility valley. In this region, as the voltage (E) increases, the electron velocity (v = µ _L E) increases, and the diode behaves like a normal resistor (Ohm’s law).
Medium Electric Field (Threshold Field): As the electric field increases to a critical value (the threshold field, E _th ≈ 3.2 kV/cm for GaAs), electrons gain enough energy to start transferring from the lower valley to the upper, low-mobility valley.
High Electric Field (Negative Resistance Region): Beyond the threshold field, as the electric field is increased further, more and more electrons are transferred to the upper valley. Since the mobility in the upper valley is much lower, the average velocity of the electrons begins to decrease, even though the electric field is increasing. Since current density J = nev (where n is the total electron concentration), a decrease in the average velocity (v) causes the current (J) to decrease as well. This phenomenon of current decreasing as voltage (or field E) increases is called Negative Differential Resistance .

This negative resistance is unstable and leads to the formation and propagation of high-field domains within the diode, which generates microwave oscillations.

(b) Pumping Method in Laser Diode: The primary pumping method used to achieve population inversion in a laser diode is Injection Pumping or Forward Bias Pumping . A laser diode is a heavily doped p-n junction. When this junction is forward-biased with a strong voltage, a large number of holes from the p-region and electrons from the n-region are injected into the junction’s active region. This active region is typically a thin, undoped (intrinsic) layer sandwiched between the p and n layers (a PIN structure). In this active region, the concentration of both electrons and holes becomes extremely high. This creates a condition where the number of electrons at the bottom of the conduction band exceeds the number of empty states (holes) at the top of the valence band. This condition is Population Inversion . When these electrons recombine with the holes, they emit their energy in the form of photons. Due to population inversion, these photons can trigger other electrons to recombine (stimulated emission), creating a coherent laser light beam.

Differences between Laser Diode and LED:

Property	Laser Diode	Light Emitting Diode (LED)
Emission Process	Based primarily on Stimulated Emission .	Based primarily on Spontaneous Emission .
Coherence	Output light is highly coherent (spatially and temporally).	Output light is incoherent .
Spectral Width	Very narrow spectral width ( highly monochromatic ).	Relatively wide spectral width (less monochromatic).
Directionality	Output beam is highly directional and narrow.	Light spreads out in all directions ( less directional ).
Output Power & Brightness	High output power and very high brightness (radiance).	Low output power and lower brightness.
Structure	Requires an optical cavity or resonator, formed by polished facets.	No optical cavity. The structure is simpler.
Response Time	Very fast response time (GHz range).	Slower response time (MHz range).

Q3. (a) State the advantages of Junction Field Effect Transistor (JFET) over Bipolar Junction Transistor (BJT). 4 (b) Using frequency domain analysis, obtain the expression for the oscillator frequency and required amplifier gain of a phase shift oscillator. 6

Ans. (a) The Junction Field Effect Transistor (JFET) offers several advantages over the Bipolar Junction Transistor (BJT), making it more suitable for certain applications. The main advantages are:

High Input Impedance: The JFET is a voltage-controlled device. Its input (the gate-source junction) is a reverse-biased p-n junction. Due to this reverse bias, the input impedance is extremely high, typically in the order of mega-ohms (MΩ). In contrast, the BJT is a current-controlled device whose input (the base-emitter junction) is forward-biased, resulting in a much lower input impedance (in the order of kilo-ohms, kΩ). The high input impedance means the JFET draws very little current from the source signal, minimizing the loading effect. This makes it ideal for the input stages of amplifiers.
Lower Noise: In a BJT, current conduction involves both minority and majority carriers, and the recombination of carriers in the base region is a significant source of noise (shot noise). The JFET is a unipolar device, meaning current is conducted by only one type of charge carrier (either electrons or holes). There are no forward-biased junctions and negligible recombination noise. Therefore, JFETs generate less noise than BJTs, making them superior for small-signal and high-frequency amplifiers.
Better Thermal Stability: The JFET exhibits a negative temperature coefficient. As temperature increases, the resistance of the channel increases, which causes the drain current to decrease. This is a self-limiting action that prevents thermal runaway. In contrast, a BJT has a positive temperature coefficient; the collector current increases with temperature, generating more heat, which can lead to thermal runaway if proper heat sinking or biasing is not used.
Simpler to Fabricate and Smaller Size: The structure of a JFET is simpler than a BJT and can be fabricated in a smaller area on integrated circuits (ICs), allowing for higher packing density.

(b) Phase Shift Oscillator: A phase shift oscillator consists of an amplifier and an RC feedback network that phase-shifts the output signal by 180°. The amplifier itself is an inverting amplifier, providing another 180° of phase shift. Thus, the total phase shift around the loop becomes 360° (or 0°), which is a condition of the Barkhausen criterion for oscillation. Let’s assume the feedback network consists of three identical RC sections, as shown in the diagram (with an op-amp or transistor amplifier).

Frequency Domain Analysis: We will analyze the transfer function of the feedback network, β(jω) = V _f / V _out . By analyzing the feedback network using Kirchhoff’s laws, the transfer function is found to be: β(jω) = V _f / V _out = 1 / [1 – 5(ωRC) ^-2 + j( (ωRC) ^-3 – 6(ωRC) ^-1 )]

For oscillation, the total loop gain Aβ must be real and positive, which means the imaginary part of β must be zero. This gives the condition for 180° phase shift. Therefore, Im[β(jω)] = 0 (ωRC) ^-3 – 6(ωRC) ^-1 = 0 1 / (ωRC) ³ = 6 / (ωRC) 1 / (ω ² R ² C ² ) = 6 ω ² = 1 / (6R ² C ² ) ω = 1 / (RC√6)

This is the angular frequency of oscillation. The frequency of oscillation (f₀) is: f₀ = ω / 2π = 1 / (2πRC√6)

This is the expression for the oscillator frequency .

Required Amplifier Gain: The second condition of the Barkhausen criterion is that the magnitude of the loop gain at the frequency of oscillation must be unity, i.e., |Aβ| ≥ 1. We calculate the attenuation of the feedback network, β, at the frequency where the phase shift is 180°. At this frequency, the imaginary part of β is zero, so: β = 1 / [1 – 5(ωRC) ^-2 ] Since (ωRC) ^-2 = 6, β = 1 / (1 – 5*6) = 1 / (1 – 30) = -1/29

The negative sign indicates the 180° phase shift. The magnitude of β is |β| = 1/29. To sustain oscillations, the gain of the amplifier (A) must be large enough to compensate for this attenuation. |Aβ| ≥ 1 |A| * (1/29) ≥ 1 |A| ≥ 29

Thus, for a stable oscillation, the magnitude of the required amplifier gain must be at least 29.

Q4. (a) Prove that the high frequency response of transistor amplifier decreases by 6 dB/octave unit. 4 (b) Draw the circuit of CMOS inverter and explain its working with the help of truth table. 3+3

Ans. (a) The high-frequency response of a transistor amplifier is limited primarily by the internal capacitances of the transistor and the stray capacitances of the circuit. For a BJT, these are the base-emitter junction (C _be ) and base-collector junction (C _bc ) capacitances.

At high frequencies, the reactance of these capacitances, X _C = 1/(2πfC), becomes small. These capacitances provide a shunt path parallel to the signal path, causing part of the signal to be diverted to ground and reducing the amplifier’s gain.

Using the hybrid-π model for a common-emitter amplifier, the high-frequency gain (A _H ) can be expressed as: A _H = A _M / (1 + j(f / f _H )) where,

A _M is the mid-band gain.
f is the current frequency.
f _H is the upper cut-off frequency. This is the frequency at which the gain drops to 1/√2 (or -3 dB) of its mid-band value.

Let’s analyze the magnitude of the gain:

|A
_H
| = |A
_M
| / |1 + j(f / f
_H
)| = |A
_M
| / √(1 + (f / f
_H
)
²
)

Now, consider frequencies much higher than the cut-off frequency (f >> f _H ). In this case, (f / f _H ) ² >> 1, so we can neglect the 1. |A _H | ≈ |A _M | / √((f / f _H ) ² ) = |A _M | / (f / f _H ) = |A _M | * (f _H / f)

This shows that at very high frequencies, the gain is inversely proportional to the frequency (f): |A _H | ∝ 1/f

Now let’s calculate the rate of change of gain in decibels (dB). An octave is a doubling of frequency (i.e., f ₂ = 2f ₁ ). The gains (in dB) at two frequencies f ₁ and f ₂ are: G ₁ (dB) = 20 log ₁₀ |A _H1 | G ₂ (dB) = 20 log ₁₀ |A _H2 |

The change in gain per octave is: ΔG = G ₂ – G ₁ = 20 log ₁₀ |A _H2 | – 20 log ₁₀ |A _H1 | ΔG = 20 log ₁₀ (|A _H2 | / |A _H1 |)

Since |A _H | ∝ 1/f, then |A _H2 | / |A _H1 | = (1/f ₂ ) / (1/f ₁ ) = f ₁ / f ₂ . Since f ₂ = 2f ₁ (one octave), then f ₁ / f ₂ = 1/2. ΔG = 20 log ₁₀ (1/2) = 20 (-log ₁₀ 2) ≈ 20 (-0.301) ≈ -6.02 dB

Thus, at high frequencies, the gain decreases at a rate of approximately 6 dB/octave . (This is also called -20 dB/decade, where a decade is a ten-fold change in frequency). This is characteristic of a single-pole low-pass filter.

(b) CMOS Inverter: The CMOS (Complementary Metal-Oxide-Semiconductor) inverter is a fundamental digital logic gate that performs the NOT operation. It is built using a complementary pair of a p-channel MOSFET (PMOS) and an n-channel MOSFET (NMOS).

Circuit Diagram:

In the circuit, the source of the PMOS transistor (Q _P ) is connected to V _DD (the supply voltage), and the source of the NMOS transistor (Q _N ) is connected to ground (V _SS or 0V). The gates of both transistors are connected together to form the input (V _in ), and their drains are connected together to form the output (V _out ).

Working: The operation of the CMOS inverter depends on how the PMOS and NMOS transistors are turned ON or OFF based on the input voltage.

PMOS transistor: Turns ON when its gate voltage is much lower than its source voltage (i.e., V _GS is negative). Turns OFF when the gate voltage is close to the source voltage.
NMOS transistor: Turns ON when its gate voltage is much higher than its source voltage (i.e., V _GS is positive). Turns OFF when the gate voltage is close to the source voltage.

Now, consider the two cases:

1. When the input (V _in ) is Low (0V):

PMOS (Q _P ): Its gate-source voltage is V _GS,P = V _in – V _DD = 0 – V _DD = -V _DD . This is a strong negative voltage, so the PMOS transistor turns ON and acts like a closed switch.
NMOS (Q _N ): Its gate-source voltage is V _GS,N = V _in – V _SS = 0 – 0 = 0V. This is below the threshold voltage, so the NMOS transistor turns OFF and acts like an open switch.

Since the PMOS is ON and the NMOS is OFF, the output V
_out
is connected directly to V
_DD
. Therefore,

V
_out
is High (V
_DD
).

2. When the input (V _in ) is High (V _DD ):

PMOS (Q _P ): Its gate-source voltage is V _GS,P = V _in – V _DD = V _DD – V _DD = 0V. Therefore, the PMOS transistor turns OFF.
NMOS (Q _N ): Its gate-source voltage is V _GS,N = V _in – V _SS = V _DD – 0 = V _DD . This is a strong positive voltage, so the NMOS transistor turns ON.

Since the PMOS is OFF and the NMOS is ON, the output V
_out
is connected directly to ground. Therefore,

V
_out
is Low (0V).

Thus, the output is always the inverse of the input.

Truth Table:

Input (V _in )	Output (V _out )
0 (Low)	1 (High)
1 (High)	0 (Low)

A key advantage is that in either steady state (Low or High), there is no direct path between V
_DD
and ground, so it consumes almost no static power, making it very efficient.

Q5. (a) Draw the circuit of a basic differentiator using an op-amp. Obtain the expression for its output voltage. 2+3 (b) (i) Describe the factors giving rise to output offset voltage of an op-amp. 2 (ii) Explain the method of measuring the input resistance of an op-amp. 3

Ans. (a) Op-amp Differentiator: An Op-amp differentiator is a circuit whose output voltage is proportional to the time derivative of the input voltage.

Circuit Diagram:

In this circuit, the input signal V _in is applied to the inverting (-) terminal of the op-amp through a capacitor C. A feedback resistor R _f is connected between the output and the inverting terminal. The non-inverting (+) terminal is connected to ground.

Expression for Output Voltage: To derive the expression, we use two characteristics of an ideal op-amp: 1. Virtual Ground: Since the non-inverting terminal is grounded (0V) and the op-amp has infinite gain, feedback ensures that the inverting terminal is also at 0V. This is called a virtual ground. 2. Zero Input Current: No current flows into the input terminals of the op-amp (infinite input impedance).

The current flowing through the capacitor C, I _C , is: I _C = C * d(V _C )/dt where V _C is the voltage across the capacitor. V _C = V _in – V _– . Since V _– = 0V (virtual ground), then V _C = V _in . Therefore, I _C = C * d(V _in )/dt

Since no current goes into the op-amp’s input, this entire current I _C must flow through the feedback resistor R _f . Let this current be I _f . I _f = I _C

The voltage drop across the feedback resistor R _f is given by Ohm’s law: V _out – V _– = -I _f * R _f (The negative sign is because the current flows from V _out towards V _– )

Substituting V _– = 0V: V _out = -I _f * R _f

Now, substituting I _f = I _C = C * d(V _in )/dt, we get: V _out = -R _f C * d(V _in )/dt

This expression shows that the output voltage is proportional to the time derivative of the input voltage. The constant of proportionality is -R _f C. The negative sign indicates that the output is 180° out of phase with respect to the input, as we are using an inverting configuration. (Note: Practical differentiators can be unstable at high frequencies. To improve stability, a small resistor is added in series with the capacitor, and a small capacitor is added in parallel with the feedback resistor.)

(b) (i) Factors giving rise to output offset voltage: The output offset voltage (V _oo ) is the DC voltage present at the output of an op-amp when all input voltages are zero. It is an undesirable characteristic and should ideally be zero. There are three main causes:

Input Offset Voltage (V _io ): In an ideal op-amp, if both inputs are at 0V, the output should be 0V. However, due to small mismatches in the internal components (especially the transistors of the input differential pair) during manufacturing, a small DC voltage needs to be applied between the input terminals to bring the output to zero. This voltage is called the input offset voltage. This offset voltage is amplified by the DC gain of the op-amp and causes a significant offset voltage at the output. (V _{out_offset} = A _cl * V _io )
Input Bias Current (I _B ): To properly bias the internal transistors of the op-amp, a small DC current (I _B1 and I _B2 ) must flow into each input terminal. These are called the input bias currents. When these currents flow through external resistances (like feedback and input resistors), they produce voltage drops (V = I*R). This voltage drop at the input terminals creates an effective input offset voltage, which is then amplified, causing an output offset.
Input Offset Current (I _io ): The difference between the two input bias currents (I _B1 and I _B2 ) is called the input offset current (I _io = |I _B1 – I _B2 |). Even if measures are taken to balance the effects of the bias currents (such as adding a compensating resistor at the non-inverting terminal), the I _io will still produce a residual mismatch voltage, which contributes to the output offset.

(ii) Method of measuring the input resistance of an op-amp:

The input resistance (R
_in
) of an op-amp is very high, so it cannot be measured directly with an ohmmeter. An indirect method is used to measure it. A simple method is described below, which configures the op-amp as a voltage follower:

Procedure:

Set up the circuit: Configure the op-amp as a voltage follower (connect the output directly to the inverting terminal). Connect a known DC voltage source (V _S ) to the non-inverting (+) input through a large, known series resistor (R _S ). The value of R _S should be of the same order of magnitude as the expected input resistance of the op-amp (e.g., 1 MΩ).
Measure voltages: Using a high-precision voltmeter, measure two voltages:
- The source voltage, V _S .
- The voltage at the non-inverting terminal of the op-amp, V _in .
Calculate:
- Since the op-amp’s input resistance R _in is finite, a small input current (I _in ) will flow into the non-inverting terminal.
- This current also flows through the series resistor R _S . The voltage drop across R _S is V _S – V _in .
- Calculate the input current using Ohm’s law: I _in = (V _S – V _in ) / R _S
- Now, the input resistance of the op-amp (which is the resistance between V _in and ground) can be calculated using Ohm’s law: R _in = V _in / I _in

For example, if V
_S
= 2V, R
_S
= 1 MΩ, and the measured V
_in
= 1V, then:

I
_in
= (2V – 1V) / 1 MΩ = 1 µA

R
_in
= 1V / 1 µA = 1 MΩ

This method works on the principle of a voltage divider formed by R
_S
and R
_in
. For accurate results, the impedance of the voltmeter used must be much higher than the op-amp’s R
_in
.

Q6. (a) Draw the circuit diagram of linear voltage regulator using a BJT as series pass element. State its advantages over shunt regulator using a Zener diode. 3+2 (b) Draw the block diagram of PLL and explain its operation. 2+3

Ans. (a) Linear Voltage Regulator with BJT: This is a series voltage regulator that uses a transistor (BJT) as a variable resistor to keep the output voltage constant.

Circuit Diagram:

Components and Function:

BJT (Q1): This is the series pass element . It is connected in series between the load and the unregulated DC input (V _in ). It acts as a variable resistor, controlling the voltage to the load by adjusting its collector-emitter voltage.
Zener Diode (D _Z ): It provides a stable reference voltage (V _ref ) .
Op-Amp: It acts as an error amplifier . It compares the feedback voltage (V _f ) with the reference voltage (V _ref ).
Resistive Divider (R1, R2): It takes a sample of the output voltage V _out . The feedback voltage is V _f = V _out * (R2 / (R1 + R2)).

Operation:

The op-amp tries to make the voltages at its inputs equal. It compares the feedback voltage V
_f
to V
_ref
.

If V _out increases (e.g., due to an increase in input voltage or decrease in load current), V _f also increases. V _f now becomes > V _ref . The op-amp’s output decreases, reducing the voltage at the base of transistor Q1. This causes Q1 to conduct less (its effective resistance increases). The voltage drop across Q1 increases, which brings V _out back down to its set value.
If V _out decreases, the opposite action occurs. V _f becomes < V _ref , the op-amp’s output increases, Q1 conducts more, the voltage drop across Q1 decreases, and V _out rises back up.

Thus, the circuit continuously monitors and adjusts the output voltage, keeping it stable despite load and line variations.

Advantages over a Shunt Zener Regulator:

Better Voltage Regulation: Due to the feedback mechanism, the series regulator is much less sensitive to load and line variations. It can maintain the output voltage with great precision, whereas a simple Zener shunt regulator’s output voltage varies with load current.
Higher Efficiency: In a shunt regulator, the Zener diode and series resistor draw current continuously, regardless of the load. At full load, the series regulator is more efficient as the pass transistor only conducts the necessary current. The shunt regulator is very inefficient at no-load conditions because maximum current flows through the Zener, wasting power.
Higher Current Capability: The series pass transistor can deliver large amounts of current to the load, limited only by the power rating of the transistor. A simple Zener regulator is impractical for high currents as it would require high-power Zeners and series resistors.
Lower Output Impedance: Due to the high gain of the op-amp, the effective output impedance of the regulator is very low, ensuring the voltage remains stable even when the load current changes.

(b) Phase-Locked Loop (PLL): A PLL is a feedback control system that generates an oscillator whose output maintains a fixed relationship with the phase and frequency of an input signal.

Block Diagram:

A PLL consists of three main blocks:

Phase Detector (PD): This block compares the phase difference between the input signal (V _in ) and the feedback signal (V _vco ) from the Voltage-Controlled Oscillator (VCO). Its output is a voltage (V _e ) that is proportional to the phase difference between these two signals.
Low-Pass Filter (LPF): The output of the phase detector (V _e ) often contains high-frequency components or noise. The LPF removes these unwanted components and produces a smooth DC or slowly varying voltage (V _c ), called the error voltage or control voltage. The LPF also determines the dynamic characteristics of the PLL, such as its capture range and lock-in time.
Voltage-Controlled Oscillator (VCO): The VCO is an oscillator whose output frequency (f _out ) is determined by the control voltage (V _c ) applied to its input. As V _c changes, the frequency of the VCO also changes.

Operation: The operation of a PLL can be described in three states: free-running, capture, and locked.

Free-Running State: When there is no input signal, the control voltage V _c is zero, and the VCO oscillates at its natural or free-running frequency (f _o ).
Capture Process: When an input signal (of frequency f _in ) is applied, the phase detector generates an error voltage V _e based on the frequency and phase difference between f _in and f _out (which is initially f _o ). This voltage is filtered by the LPF to become the control voltage V _c . This V _c causes the VCO to change its frequency from the free-running frequency towards the input frequency. This process continues until the VCO’s frequency “captures” the input frequency.
Locked State: Once the VCO’s frequency becomes equal to the input frequency (f _out = f _in ), the loop is said to be “locked”. In this state, there is only a small, constant phase difference between the VCO and the input signal. This constant phase difference is necessary to generate the steady DC control voltage V _c that forces the VCO to keep oscillating at f _in . If there is any slight change in the input frequency, the phase difference changes, which adjusts V _c and makes the VCO track the new frequency, thus maintaining the lock.

PLLs are widely used in frequency synthesis, FM demodulation, signal recovery, and many other communication and control applications.

Q7. (a) What is monostable multivibrator? Draw its circuit using an op-amp. and explain its working. 5+5 (b) Output of a 5-bit DAC for binary input of 000 is 3.6 V. Determine its step size and percentage resolution. 2+3

Ans. (a) Monostable Multivibrator: A monostable multivibrator, also known as a “one-shot” multivibrator, is an electronic circuit that has one stable state and one quasi-stable state . It remains indefinitely in its stable state until it is excited by an external trigger pulse. Upon application of a trigger pulse, it switches to its quasi-stable state and remains there for a fixed, predetermined period of time (T). After this time period, it automatically returns to its stable state without needing any external signal. The width of the output pulse is determined by the RC time constant of the circuit.

Circuit and Working using an Op-Amp:

Working:

Stable State:
- Initially, assume the output V _out is at positive saturation (+V _sat ).
- The diode D1 becomes forward biased, clamping the voltage across capacitor C, V _C , at the diode’s forward voltage drop (V _D ≈ 0.7V).
- The voltage at the non-inverting terminal (+), V ₊ , is set by the resistive divider R1 and R2: V ₊ = βV _sat , where β = R2 / (R1 + R2).
- Since V ₊ (a positive value) is greater than V _– = V _C ≈ 0.7V, the output remains in its stable state of +V _sat .
Triggering:
- To trigger the circuit, a short, negative-going trigger pulse (V _trig ) is applied to the non-inverting terminal (-).
- This pulse temporarily pulls V _– below V ₊ (= βV _sat ). When V _– < V ₊ , the op-amp’s output immediately switches to negative saturation (-V _sat ). This marks the beginning of the quasi-stable state.
Quasi-Stable State:
- As soon as V _out = -V _sat , the voltage at the non-inverting terminal becomes V ₊ = -βV _sat .
- The diode D1 now becomes reverse biased, and the capacitor C begins to discharge (and then charge) through the resistor R from its initial voltage V _C (0) ≈ 0.7V towards the target voltage of -V _sat .
- The voltage across the capacitor, V _C (t), changes according to the equation V _C (t) = -V _sat + (V _C (0) + V _sat )e ^-t/RC .
- This state persists until the capacitor voltage V _C decreases to become equal to the non-inverting voltage V ₊ = -βV _sat .
Return to Stable State:
- As soon as V _C reaches -βV _sat (V _– = V ₊ ), the op-amp’s output switches back to its stable state, +V _sat .
- The capacitor C now begins to charge towards +V _sat through resistor R. However, as soon as V _C reaches 0.7V, diode D1 becomes forward biased again and clamps the voltage there, returning the circuit to its initial stable state, awaiting the next trigger pulse.

The duration of the quasi-stable state (T) is calculated from the time it takes for V
_C
(T) = -βV
_sat
. Assuming V
_C
(0) ≈ 0 for simplicity, the duration is T = RC ln(1/(1-β)). If R1=R2, then β=0.5, and T ≈ 0.69RC.

(b) DAC Calculation: There is an ambiguity in the question. For an ideal DAC, the output for a binary input of 00000 should be 0V. An output of “3.6 V for binary input of 000” implies a very large offset voltage, or there is a typographical error in the question.

To solve a standard DAC problem, we must assume the question meant something else. The most likely interpretation is that the question intended to state that the Full-Scale Output (V _FS ) of the DAC is 3.6V .

Let’s proceed by assuming there is a significant error in the question and that 3.6V is the full-scale output voltage (for input 11111). For an n-bit DAC, the total number of steps is 2 ⁿ , and the number of voltage intervals is (2 ⁿ – 1). Here, n = 5 bits. Number of intervals = 2 ⁵ – 1 = 32 – 1 = 31.

1. Step Size: The step size, also called the resolution, is the minimum change in output voltage due to a change of one LSB (Least Significant Bit) in the input. Step Size = V _FS / (2 ⁿ – 1) Step Size = 3.6 V / 31 Step Size ≈ 0.1161 V

2. Percentage Resolution: Percentage resolution expresses what percentage the step size is of the full-scale voltage. Percentage Resolution = (Step Size / V _FS ) * 100% Percentage Resolution = (1 / (2 ⁿ – 1)) * 100% Percentage Resolution = (1 / 31) * 100% Percentage Resolution ≈ 3.226%

Note: If the question is taken literally (output at 00000 = 3.6V), then 3.6V is an offset voltage (V _offset ). The step size or resolution cannot be calculated with this information alone, as we would need at least one other input-output pair to determine the span (range) of the output voltage. The calculation above is based on the most plausible assumption that the question contains an error and 3.6V is the full-scale voltage.

Q8. (a) Draw the block diagram showing basic components of a typical microcontroller and explain the function of each block. 5 (b) State the operations done by the following instruction of microprocessor 8085: 5 (i) MVI B, 20H (ii) JMP 3020 (iii) LDA 4000 (iv) LDAX B (v) DCR C

Ans. (a) Block Diagram and Functions of Microcontroller Components: A microcontroller (MCU) is a compact integrated circuit (IC) designed to govern a specific operation in an embedded system. It is often called a “computer on a chip” because it contains a processor, memory, and peripherals on a single chip.

Block Diagram:

Functions of Basic Components:

CPU (Central Processing Unit): This is the “brain” of the microcontroller. The CPU fetches instructions from memory, decodes them, and executes them. It performs arithmetic and logical operations and controls the operation of all other components of the microcontroller.
Memory: Microcontrollers typically have two types of memory:
- Program Memory (ROM/Flash): This is non-volatile memory used to permanently store the program code. ROM (Read-Only Memory) or, more commonly, Flash memory is used so that the program is retained even when power is off and can be reprogrammed electronically.
- Data Memory (RAM): This is volatile memory used to store temporary data, variables, and intermediate results during program execution. Data stored in it is lost when power is turned off. It is Random Access Memory (RAM).
I/O Ports (Input/Output Ports): These ports allow the microcontroller to interact with the outside world. They are used to read data from input devices like sensors, switches, and keypads, and to control output devices like LEDs, motors, and displays. These ports are typically General-Purpose Input/Output (GPIO) pins.
Timers/Counters: These are special hardware blocks used for generating precise time delays, creating waveforms (like PWM signals), counting events, or executing tasks at a fixed time interval. They free the CPU from these time-sensitive tasks.
Communication Interfaces: These peripherals enable the microcontroller to communicate with other devices or systems. Common interfaces include:
- UART/USART: For serial communication (e.g., with a computer or other microcontrollers).
- I2C (Inter-Integrated Circuit): A two-wire interface for connecting low-speed peripherals.
- SPI (Serial Peripheral Interface): For synchronous serial communication with high-speed devices.
ADC (Analog-to-Digital Converter): Many microcontrollers have a built-in ADC that converts analog signals from sensors (like temperature or light) into digital values that can be processed by the CPU.

(b) Operations of 8085 Microprocessor Instructions:

(i) MVI B, 20H

Instruction: MVI – Move Immediate
Operation: This is a 2-byte instruction. It loads or copies the immediate data 20H (hexadecimal 20) into the specified register, which in this case is Register B . After the execution of the instruction, Register B will hold the value 20H.

(ii) JMP 3020

Instruction: JMP – Jump
Operation: This is a 3-byte unconditional jump instruction. When this instruction is executed, the normal sequential flow of the program is interrupted. The Program Counter (PC) is loaded with the immediate address 3020H . As a result, the next instruction will be fetched from memory location 3020H, and program execution will continue from that address.

(iii) LDA 4000

Instruction: LDA – Load Accumulator Direct
Operation: This is a 3-byte instruction. It reads the 8-bit data from the memory location whose address is specified in the instruction (in this case, 4000H ) and loads it into the Accumulator (Register A). After execution, the contents of memory location 4000H will be copied into Register A. The contents of the memory location remain unchanged.

(iv) LDAX B

Instruction: LDAX – Load Accumulator Indirect
Operation: This is a 1-byte instruction. The ‘X’ indicates that it uses an indirect addressing mode. This instruction reads the 8-bit data from the memory address pointed to by the register pair B-C . The B-C pair acts as a 16-bit memory pointer. The byte at that address is loaded into the Accumulator (Register A) . For example, if Register B contains 10H and C contains 50H, this instruction will load the contents of memory location 1050H into A.

(v) DCR C

Instruction: DCR – Decrement Register
Operation: This is a 1-byte instruction. It decrements the content of the specified register, which in this case is Register C , by 1 . The result is stored back in Register C. This instruction affects all the flags (Zero, Sign, Parity, Auxiliary Carry) except the Carry flag. For example, if C contained 3FH before executing DCR C, it will contain 3EH after execution.

Download IGNOU previous Year Question paper download PDFs for MPH-005 to improve your preparation. These ignou solved question paper IGNOU Previous Year Question paper solved PDF in Hindi and English help you understand the exam pattern and score better.

IGNOU Previous Year Solved Question Papers (All Courses)

Thanks!

Telegram Channel	Join Now
FaceBook Page	Follow Us
Youtube Channel	Subscribe
WhatsApp Channel	Join Now

IGNOU MPH-005 Solved Question Paper PDF Download